]> git.openfabrics.org - ~shefty/rdma-dev.git/blob - arch/alpha/kernel/pci.c
ef757147cbf9ae2e63c74c44a7c01d9528db9e10
[~shefty/rdma-dev.git] / arch / alpha / kernel / pci.c
1 /*
2  *      linux/arch/alpha/kernel/pci.c
3  *
4  * Extruded from code written by
5  *      Dave Rusling (david.rusling@reo.mts.dec.com)
6  *      David Mosberger (davidm@cs.arizona.edu)
7  */
8
9 /* 2.3.x PCI/resources, 1999 Andrea Arcangeli <andrea@suse.de> */
10
11 /*
12  * Nov 2000, Ivan Kokshaysky <ink@jurassic.park.msu.ru>
13  *           PCI-PCI bridges cleanup
14  */
15 #include <linux/string.h>
16 #include <linux/pci.h>
17 #include <linux/init.h>
18 #include <linux/ioport.h>
19 #include <linux/kernel.h>
20 #include <linux/bootmem.h>
21 #include <linux/module.h>
22 #include <linux/cache.h>
23 #include <linux/slab.h>
24 #include <asm/machvec.h>
25
26 #include "proto.h"
27 #include "pci_impl.h"
28
29
30 /*
31  * Some string constants used by the various core logics. 
32  */
33
34 const char *const pci_io_names[] = {
35   "PCI IO bus 0", "PCI IO bus 1", "PCI IO bus 2", "PCI IO bus 3",
36   "PCI IO bus 4", "PCI IO bus 5", "PCI IO bus 6", "PCI IO bus 7"
37 };
38
39 const char *const pci_mem_names[] = {
40   "PCI mem bus 0", "PCI mem bus 1", "PCI mem bus 2", "PCI mem bus 3",
41   "PCI mem bus 4", "PCI mem bus 5", "PCI mem bus 6", "PCI mem bus 7"
42 };
43
44 const char pci_hae0_name[] = "HAE0";
45
46 /*
47  * If PCI_PROBE_ONLY in pci_flags is set, we don't change any PCI resource
48  * assignments.
49  */
50
51 /*
52  * The PCI controller list.
53  */
54
55 struct pci_controller *hose_head, **hose_tail = &hose_head;
56 struct pci_controller *pci_isa_hose;
57
58 /*
59  * Quirks.
60  */
61
62 static void __devinit quirk_isa_bridge(struct pci_dev *dev)
63 {
64         dev->class = PCI_CLASS_BRIDGE_ISA << 8;
65 }
66 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_INTEL, PCI_DEVICE_ID_INTEL_82378, quirk_isa_bridge);
67
68 static void __devinit quirk_cypress(struct pci_dev *dev)
69 {
70         /* The Notorious Cy82C693 chip.  */
71
72         /* The generic legacy mode IDE fixup in drivers/pci/probe.c
73            doesn't work correctly with the Cypress IDE controller as
74            it has non-standard register layout.  Fix that.  */
75         if (dev->class >> 8 == PCI_CLASS_STORAGE_IDE) {
76                 dev->resource[2].start = dev->resource[3].start = 0;
77                 dev->resource[2].end = dev->resource[3].end = 0;
78                 dev->resource[2].flags = dev->resource[3].flags = 0;
79                 if (PCI_FUNC(dev->devfn) == 2) {
80                         dev->resource[0].start = 0x170;
81                         dev->resource[0].end = 0x177;
82                         dev->resource[1].start = 0x376;
83                         dev->resource[1].end = 0x376;
84                 }
85         }
86
87         /* The Cypress bridge responds on the PCI bus in the address range
88            0xffff0000-0xffffffff (conventional x86 BIOS ROM).  There is no
89            way to turn this off.  The bridge also supports several extended
90            BIOS ranges (disabled after power-up), and some consoles do turn
91            them on.  So if we use a large direct-map window, or a large SG
92            window, we must avoid the entire 0xfff00000-0xffffffff region.  */
93         if (dev->class >> 8 == PCI_CLASS_BRIDGE_ISA) {
94                 if (__direct_map_base + __direct_map_size >= 0xfff00000UL)
95                         __direct_map_size = 0xfff00000UL - __direct_map_base;
96                 else {
97                         struct pci_controller *hose = dev->sysdata;
98                         struct pci_iommu_arena *pci = hose->sg_pci;
99                         if (pci && pci->dma_base + pci->size >= 0xfff00000UL)
100                                 pci->size = 0xfff00000UL - pci->dma_base;
101                 }
102         }
103 }
104 DECLARE_PCI_FIXUP_HEADER(PCI_VENDOR_ID_CONTAQ, PCI_DEVICE_ID_CONTAQ_82C693, quirk_cypress);
105
106 /* Called for each device after PCI setup is done. */
107 static void __devinit pcibios_fixup_final(struct pci_dev *dev)
108 {
109         unsigned int class = dev->class >> 8;
110
111         if (class == PCI_CLASS_BRIDGE_ISA || class == PCI_CLASS_BRIDGE_EISA) {
112                 dev->dma_mask = MAX_ISA_DMA_ADDRESS - 1;
113                 isa_bridge = dev;
114         }
115 }
116 DECLARE_PCI_FIXUP_FINAL(PCI_ANY_ID, PCI_ANY_ID, pcibios_fixup_final);
117
118 /* Just declaring that the power-of-ten prefixes are actually the
119    power-of-two ones doesn't make it true :) */
120 #define KB                      1024
121 #define MB                      (1024*KB)
122 #define GB                      (1024*MB)
123
124 resource_size_t
125 pcibios_align_resource(void *data, const struct resource *res,
126                        resource_size_t size, resource_size_t align)
127 {
128         struct pci_dev *dev = data;
129         struct pci_controller *hose = dev->sysdata;
130         unsigned long alignto;
131         resource_size_t start = res->start;
132
133         if (res->flags & IORESOURCE_IO) {
134                 /* Make sure we start at our min on all hoses */
135                 if (start - hose->io_space->start < PCIBIOS_MIN_IO)
136                         start = PCIBIOS_MIN_IO + hose->io_space->start;
137
138                 /*
139                  * Put everything into 0x00-0xff region modulo 0x400
140                  */
141                 if (start & 0x300)
142                         start = (start + 0x3ff) & ~0x3ff;
143         }
144         else if (res->flags & IORESOURCE_MEM) {
145                 /* Make sure we start at our min on all hoses */
146                 if (start - hose->mem_space->start < PCIBIOS_MIN_MEM)
147                         start = PCIBIOS_MIN_MEM + hose->mem_space->start;
148
149                 /*
150                  * The following holds at least for the Low Cost
151                  * Alpha implementation of the PCI interface:
152                  *
153                  * In sparse memory address space, the first
154                  * octant (16MB) of every 128MB segment is
155                  * aliased to the very first 16 MB of the
156                  * address space (i.e., it aliases the ISA
157                  * memory address space).  Thus, we try to
158                  * avoid allocating PCI devices in that range.
159                  * Can be allocated in 2nd-7th octant only.
160                  * Devices that need more than 112MB of
161                  * address space must be accessed through
162                  * dense memory space only!
163                  */
164
165                 /* Align to multiple of size of minimum base.  */
166                 alignto = max_t(resource_size_t, 0x1000, align);
167                 start = ALIGN(start, alignto);
168                 if (hose->sparse_mem_base && size <= 7 * 16*MB) {
169                         if (((start / (16*MB)) & 0x7) == 0) {
170                                 start &= ~(128*MB - 1);
171                                 start += 16*MB;
172                                 start  = ALIGN(start, alignto);
173                         }
174                         if (start/(128*MB) != (start + size - 1)/(128*MB)) {
175                                 start &= ~(128*MB - 1);
176                                 start += (128 + 16)*MB;
177                                 start  = ALIGN(start, alignto);
178                         }
179                 }
180         }
181
182         return start;
183 }
184 #undef KB
185 #undef MB
186 #undef GB
187
188 static int __init
189 pcibios_init(void)
190 {
191         if (alpha_mv.init_pci)
192                 alpha_mv.init_pci();
193         return 0;
194 }
195
196 subsys_initcall(pcibios_init);
197
198 #ifdef ALPHA_RESTORE_SRM_SETUP
199 static struct pdev_srm_saved_conf *srm_saved_configs;
200
201 void __devinit
202 pdev_save_srm_config(struct pci_dev *dev)
203 {
204         struct pdev_srm_saved_conf *tmp;
205         static int printed = 0;
206
207         if (!alpha_using_srm || pci_has_flag(PCI_PROBE_ONLY))
208                 return;
209
210         if (!printed) {
211                 printk(KERN_INFO "pci: enabling save/restore of SRM state\n");
212                 printed = 1;
213         }
214
215         tmp = kmalloc(sizeof(*tmp), GFP_KERNEL);
216         if (!tmp) {
217                 printk(KERN_ERR "%s: kmalloc() failed!\n", __func__);
218                 return;
219         }
220         tmp->next = srm_saved_configs;
221         tmp->dev = dev;
222
223         pci_save_state(dev);
224
225         srm_saved_configs = tmp;
226 }
227
228 void
229 pci_restore_srm_config(void)
230 {
231         struct pdev_srm_saved_conf *tmp;
232
233         /* No need to restore if probed only. */
234         if (pci_has_flag(PCI_PROBE_ONLY))
235                 return;
236
237         /* Restore SRM config. */
238         for (tmp = srm_saved_configs; tmp; tmp = tmp->next) {
239                 pci_restore_state(tmp->dev);
240         }
241 }
242 #endif
243
244 void __devinit
245 pcibios_fixup_bus(struct pci_bus *bus)
246 {
247         struct pci_dev *dev = bus->self;
248
249         if (pci_has_flag(PCI_PROBE_ONLY) && dev &&
250                    (dev->class >> 8) == PCI_CLASS_BRIDGE_PCI) {
251                 pci_read_bridge_bases(bus);
252         } 
253
254         list_for_each_entry(dev, &bus->devices, bus_list) {
255                 pdev_save_srm_config(dev);
256         }
257 }
258
259 int
260 pcibios_enable_device(struct pci_dev *dev, int mask)
261 {
262         return pci_enable_resources(dev, mask);
263 }
264
265 /*
266  *  If we set up a device for bus mastering, we need to check the latency
267  *  timer as certain firmware forgets to set it properly, as seen
268  *  on SX164 and LX164 with SRM.
269  */
270 void
271 pcibios_set_master(struct pci_dev *dev)
272 {
273         u8 lat;
274         pci_read_config_byte(dev, PCI_LATENCY_TIMER, &lat);
275         if (lat >= 16) return;
276         printk("PCI: Setting latency timer of device %s to 64\n",
277                                                         pci_name(dev));
278         pci_write_config_byte(dev, PCI_LATENCY_TIMER, 64);
279 }
280
281 void __init
282 pcibios_claim_one_bus(struct pci_bus *b)
283 {
284         struct pci_dev *dev;
285         struct pci_bus *child_bus;
286
287         list_for_each_entry(dev, &b->devices, bus_list) {
288                 int i;
289
290                 for (i = 0; i < PCI_NUM_RESOURCES; i++) {
291                         struct resource *r = &dev->resource[i];
292
293                         if (r->parent || !r->start || !r->flags)
294                                 continue;
295                         if (pci_has_flag(PCI_PROBE_ONLY) ||
296                             (r->flags & IORESOURCE_PCI_FIXED))
297                                 pci_claim_resource(dev, i);
298                 }
299         }
300
301         list_for_each_entry(child_bus, &b->children, node)
302                 pcibios_claim_one_bus(child_bus);
303 }
304
305 static void __init
306 pcibios_claim_console_setup(void)
307 {
308         struct pci_bus *b;
309
310         list_for_each_entry(b, &pci_root_buses, node)
311                 pcibios_claim_one_bus(b);
312 }
313
314 void __init
315 common_init_pci(void)
316 {
317         struct pci_controller *hose;
318         struct list_head resources;
319         struct pci_bus *bus;
320         int next_busno;
321         int need_domain_info = 0;
322         u32 pci_mem_end;
323         u32 sg_base;
324         unsigned long end;
325
326         /* Scan all of the recorded PCI controllers.  */
327         for (next_busno = 0, hose = hose_head; hose; hose = hose->next) {
328                 sg_base = hose->sg_pci ? hose->sg_pci->dma_base : ~0;
329
330                 /* Adjust hose mem_space limit to prevent PCI allocations
331                    in the iommu windows. */
332                 pci_mem_end = min((u32)__direct_map_base, sg_base) - 1;
333                 end = hose->mem_space->start + pci_mem_end;
334                 if (hose->mem_space->end > end)
335                         hose->mem_space->end = end;
336
337                 INIT_LIST_HEAD(&resources);
338                 pci_add_resource_offset(&resources, hose->io_space,
339                                         hose->io_space->start);
340                 pci_add_resource_offset(&resources, hose->mem_space,
341                                         hose->mem_space->start);
342
343                 bus = pci_scan_root_bus(NULL, next_busno, alpha_mv.pci_ops,
344                                         hose, &resources);
345                 hose->bus = bus;
346                 hose->need_domain_info = need_domain_info;
347                 next_busno = bus->busn_res.end + 1;
348                 /* Don't allow 8-bit bus number overflow inside the hose -
349                    reserve some space for bridges. */ 
350                 if (next_busno > 224) {
351                         next_busno = 0;
352                         need_domain_info = 1;
353                 }
354         }
355
356         pcibios_claim_console_setup();
357
358         pci_assign_unassigned_resources();
359         pci_fixup_irqs(alpha_mv.pci_swizzle, alpha_mv.pci_map_irq);
360 }
361
362
363 struct pci_controller * __init
364 alloc_pci_controller(void)
365 {
366         struct pci_controller *hose;
367
368         hose = alloc_bootmem(sizeof(*hose));
369
370         *hose_tail = hose;
371         hose_tail = &hose->next;
372
373         return hose;
374 }
375
376 struct resource * __init
377 alloc_resource(void)
378 {
379         struct resource *res;
380
381         res = alloc_bootmem(sizeof(*res));
382
383         return res;
384 }
385
386
387 /* Provide information on locations of various I/O regions in physical
388    memory.  Do this on a per-card basis so that we choose the right hose.  */
389
390 asmlinkage long
391 sys_pciconfig_iobase(long which, unsigned long bus, unsigned long dfn)
392 {
393         struct pci_controller *hose;
394         struct pci_dev *dev;
395
396         /* from hose or from bus.devfn */
397         if (which & IOBASE_FROM_HOSE) {
398                 for(hose = hose_head; hose; hose = hose->next) 
399                         if (hose->index == bus) break;
400                 if (!hose) return -ENODEV;
401         } else {
402                 /* Special hook for ISA access.  */
403                 if (bus == 0 && dfn == 0) {
404                         hose = pci_isa_hose;
405                 } else {
406                         dev = pci_get_bus_and_slot(bus, dfn);
407                         if (!dev)
408                                 return -ENODEV;
409                         hose = dev->sysdata;
410                         pci_dev_put(dev);
411                 }
412         }
413
414         switch (which & ~IOBASE_FROM_HOSE) {
415         case IOBASE_HOSE:
416                 return hose->index;
417         case IOBASE_SPARSE_MEM:
418                 return hose->sparse_mem_base;
419         case IOBASE_DENSE_MEM:
420                 return hose->dense_mem_base;
421         case IOBASE_SPARSE_IO:
422                 return hose->sparse_io_base;
423         case IOBASE_DENSE_IO:
424                 return hose->dense_io_base;
425         case IOBASE_ROOT_BUS:
426                 return hose->bus->number;
427         }
428
429         return -EOPNOTSUPP;
430 }
431
432 /* Destroy an __iomem token.  Not copied from lib/iomap.c.  */
433
434 void pci_iounmap(struct pci_dev *dev, void __iomem * addr)
435 {
436         if (__is_mmio(addr))
437                 iounmap(addr);
438 }
439
440 EXPORT_SYMBOL(pci_iounmap);
441
442 /* FIXME: Some boxes have multiple ISA bridges! */
443 struct pci_dev *isa_bridge;
444 EXPORT_SYMBOL(isa_bridge);