Merge tag 'drivers2' of git://git.kernel.org/pub/scm/linux/kernel/git/arm/arm-soc
[~shefty/rdma-dev.git] / arch / arm / mach-exynos / include / mach / map.h
1 /* linux/arch/arm/mach-exynos/include/mach/map.h
2  *
3  * Copyright (c) 2010-2011 Samsung Electronics Co., Ltd.
4  *              http://www.samsung.com/
5  *
6  * EXYNOS4 - Memory map definitions
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License version 2 as
10  * published by the Free Software Foundation.
11 */
12
13 #ifndef __ASM_ARCH_MAP_H
14 #define __ASM_ARCH_MAP_H __FILE__
15
16 #include <plat/map-base.h>
17
18 /*
19  * EXYNOS4 UART offset is 0x10000 but the older S5P SoCs are 0x400.
20  * So need to define it, and here is to avoid redefinition warning.
21  */
22 #define S3C_UART_OFFSET                 (0x10000)
23
24 #include <plat/map-s5p.h>
25
26 #define EXYNOS4_PA_SYSRAM0              0x02025000
27 #define EXYNOS4_PA_SYSRAM1              0x02020000
28
29 #define EXYNOS4_PA_FIMC0                0x11800000
30 #define EXYNOS4_PA_FIMC1                0x11810000
31 #define EXYNOS4_PA_FIMC2                0x11820000
32 #define EXYNOS4_PA_FIMC3                0x11830000
33
34 #define EXYNOS4_PA_JPEG                 0x11840000
35
36 #define EXYNOS4_PA_G2D                  0x12800000
37
38 #define EXYNOS4_PA_I2S0                 0x03830000
39 #define EXYNOS4_PA_I2S1                 0xE3100000
40 #define EXYNOS4_PA_I2S2                 0xE2A00000
41
42 #define EXYNOS4_PA_PCM0                 0x03840000
43 #define EXYNOS4_PA_PCM1                 0x13980000
44 #define EXYNOS4_PA_PCM2                 0x13990000
45
46 #define EXYNOS4_PA_SROM_BANK(x)         (0x04000000 + ((x) * 0x01000000))
47
48 #define EXYNOS4_PA_ONENAND              0x0C000000
49 #define EXYNOS4_PA_ONENAND_DMA          0x0C600000
50
51 #define EXYNOS4_PA_CHIPID               0x10000000
52
53 #define EXYNOS4_PA_SYSCON               0x10010000
54 #define EXYNOS4_PA_PMU                  0x10020000
55 #define EXYNOS4_PA_CMU                  0x10030000
56
57 #define EXYNOS4_PA_SYSTIMER             0x10050000
58 #define EXYNOS4_PA_WATCHDOG             0x10060000
59 #define EXYNOS4_PA_RTC                  0x10070000
60
61 #define EXYNOS4_PA_KEYPAD               0x100A0000
62
63 #define EXYNOS4_PA_DMC0                 0x10400000
64 #define EXYNOS4_PA_DMC1                 0x10410000
65
66 #define EXYNOS4_PA_COMBINER             0x10440000
67
68 #define EXYNOS4_PA_GIC_CPU              0x10480000
69 #define EXYNOS4_PA_GIC_DIST             0x10490000
70
71 #define EXYNOS4_PA_COREPERI             0x10500000
72 #define EXYNOS4_PA_TWD                  0x10500600
73 #define EXYNOS4_PA_L2CC                 0x10502000
74
75 #define EXYNOS4_PA_MDMA0                0x10810000
76 #define EXYNOS4_PA_MDMA1                0x12840000
77 #define EXYNOS4_PA_PDMA0                0x12680000
78 #define EXYNOS4_PA_PDMA1                0x12690000
79
80 #define EXYNOS4_PA_SYSMMU_MDMA          0x10A40000
81 #define EXYNOS4_PA_SYSMMU_SSS           0x10A50000
82 #define EXYNOS4_PA_SYSMMU_FIMC0         0x11A20000
83 #define EXYNOS4_PA_SYSMMU_FIMC1         0x11A30000
84 #define EXYNOS4_PA_SYSMMU_FIMC2         0x11A40000
85 #define EXYNOS4_PA_SYSMMU_FIMC3         0x11A50000
86 #define EXYNOS4_PA_SYSMMU_JPEG          0x11A60000
87 #define EXYNOS4_PA_SYSMMU_FIMD0         0x11E20000
88 #define EXYNOS4_PA_SYSMMU_FIMD1         0x12220000
89 #define EXYNOS4_PA_SYSMMU_PCIe          0x12620000
90 #define EXYNOS4_PA_SYSMMU_G2D           0x12A20000
91 #define EXYNOS4_PA_SYSMMU_ROTATOR       0x12A30000
92 #define EXYNOS4_PA_SYSMMU_MDMA2         0x12A40000
93 #define EXYNOS4_PA_SYSMMU_TV            0x12E20000
94 #define EXYNOS4_PA_SYSMMU_MFC_L         0x13620000
95 #define EXYNOS4_PA_SYSMMU_MFC_R         0x13630000
96 #define EXYNOS4_PA_SPI0                 0x13920000
97 #define EXYNOS4_PA_SPI1                 0x13930000
98 #define EXYNOS4_PA_SPI2                 0x13940000
99
100
101 #define EXYNOS4_PA_GPIO1                0x11400000
102 #define EXYNOS4_PA_GPIO2                0x11000000
103 #define EXYNOS4_PA_GPIO3                0x03860000
104 #define EXYNOS5_PA_GPIO1                0x11400000
105 #define EXYNOS5_PA_GPIO2                0x13400000
106 #define EXYNOS5_PA_GPIO3                0x10D10000
107 #define EXYNOS5_PA_GPIO4                0x03860000
108
109 #define EXYNOS4_PA_MIPI_CSIS0           0x11880000
110 #define EXYNOS4_PA_MIPI_CSIS1           0x11890000
111
112 #define EXYNOS4_PA_FIMD0                0x11C00000
113
114 #define EXYNOS4_PA_HSMMC(x)             (0x12510000 + ((x) * 0x10000))
115 #define EXYNOS4_PA_DWMCI                0x12550000
116
117 #define EXYNOS4_PA_SATA                 0x12560000
118 #define EXYNOS4_PA_SATAPHY              0x125D0000
119 #define EXYNOS4_PA_SATAPHY_CTRL         0x126B0000
120
121 #define EXYNOS4_PA_SROMC                0x12570000
122
123 #define EXYNOS4_PA_EHCI                 0x12580000
124 #define EXYNOS4_PA_OHCI                 0x12590000
125 #define EXYNOS4_PA_HSPHY                0x125B0000
126 #define EXYNOS4_PA_MFC                  0x13400000
127
128 #define EXYNOS4_PA_UART                 0x13800000
129
130 #define EXYNOS4_PA_VP                   0x12C00000
131 #define EXYNOS4_PA_MIXER                0x12C10000
132 #define EXYNOS4_PA_SDO                  0x12C20000
133 #define EXYNOS4_PA_HDMI                 0x12D00000
134 #define EXYNOS4_PA_IIC_HDMIPHY          0x138E0000
135
136 #define EXYNOS4_PA_IIC(x)               (0x13860000 + ((x) * 0x10000))
137
138 #define EXYNOS4_PA_ADC                  0x13910000
139 #define EXYNOS4_PA_ADC1                 0x13911000
140
141 #define EXYNOS4_PA_AC97                 0x139A0000
142
143 #define EXYNOS4_PA_SPDIF                0x139B0000
144
145 #define EXYNOS4_PA_TIMER                0x139D0000
146
147 #define EXYNOS4_PA_SDRAM                0x40000000
148
149 /* Compatibiltiy Defines */
150
151 #define S3C_PA_HSMMC0                   EXYNOS4_PA_HSMMC(0)
152 #define S3C_PA_HSMMC1                   EXYNOS4_PA_HSMMC(1)
153 #define S3C_PA_HSMMC2                   EXYNOS4_PA_HSMMC(2)
154 #define S3C_PA_HSMMC3                   EXYNOS4_PA_HSMMC(3)
155 #define S3C_PA_IIC                      EXYNOS4_PA_IIC(0)
156 #define S3C_PA_IIC1                     EXYNOS4_PA_IIC(1)
157 #define S3C_PA_IIC2                     EXYNOS4_PA_IIC(2)
158 #define S3C_PA_IIC3                     EXYNOS4_PA_IIC(3)
159 #define S3C_PA_IIC4                     EXYNOS4_PA_IIC(4)
160 #define S3C_PA_IIC5                     EXYNOS4_PA_IIC(5)
161 #define S3C_PA_IIC6                     EXYNOS4_PA_IIC(6)
162 #define S3C_PA_IIC7                     EXYNOS4_PA_IIC(7)
163 #define S3C_PA_RTC                      EXYNOS4_PA_RTC
164 #define S3C_PA_WDT                      EXYNOS4_PA_WATCHDOG
165 #define S3C_PA_UART                     EXYNOS4_PA_UART
166 #define S3C_PA_SPI0                     EXYNOS4_PA_SPI0
167 #define S3C_PA_SPI1                     EXYNOS4_PA_SPI1
168 #define S3C_PA_SPI2                     EXYNOS4_PA_SPI2
169
170 #define S5P_PA_EHCI                     EXYNOS4_PA_EHCI
171 #define S5P_PA_FIMC0                    EXYNOS4_PA_FIMC0
172 #define S5P_PA_FIMC1                    EXYNOS4_PA_FIMC1
173 #define S5P_PA_FIMC2                    EXYNOS4_PA_FIMC2
174 #define S5P_PA_FIMC3                    EXYNOS4_PA_FIMC3
175 #define S5P_PA_JPEG                     EXYNOS4_PA_JPEG
176 #define S5P_PA_G2D                      EXYNOS4_PA_G2D
177 #define S5P_PA_FIMD0                    EXYNOS4_PA_FIMD0
178 #define S5P_PA_HDMI                     EXYNOS4_PA_HDMI
179 #define S5P_PA_IIC_HDMIPHY              EXYNOS4_PA_IIC_HDMIPHY
180 #define S5P_PA_MFC                      EXYNOS4_PA_MFC
181 #define S5P_PA_MIPI_CSIS0               EXYNOS4_PA_MIPI_CSIS0
182 #define S5P_PA_MIPI_CSIS1               EXYNOS4_PA_MIPI_CSIS1
183 #define S5P_PA_MIXER                    EXYNOS4_PA_MIXER
184 #define S5P_PA_ONENAND                  EXYNOS4_PA_ONENAND
185 #define S5P_PA_ONENAND_DMA              EXYNOS4_PA_ONENAND_DMA
186 #define S5P_PA_SDO                      EXYNOS4_PA_SDO
187 #define S5P_PA_SDRAM                    EXYNOS4_PA_SDRAM
188 #define S5P_PA_VP                       EXYNOS4_PA_VP
189
190 #define SAMSUNG_PA_ADC                  EXYNOS4_PA_ADC
191 #define SAMSUNG_PA_ADC1                 EXYNOS4_PA_ADC1
192 #define SAMSUNG_PA_KEYPAD               EXYNOS4_PA_KEYPAD
193
194 /* Compatibility UART */
195
196 #define S3C_VA_UARTx(x)                 (S3C_VA_UART + ((x) * S3C_UART_OFFSET))
197
198 #define S5P_PA_UART(x)                  (EXYNOS4_PA_UART + ((x) * S3C_UART_OFFSET))
199 #define S5P_PA_UART0                    S5P_PA_UART(0)
200 #define S5P_PA_UART1                    S5P_PA_UART(1)
201 #define S5P_PA_UART2                    S5P_PA_UART(2)
202 #define S5P_PA_UART3                    S5P_PA_UART(3)
203 #define S5P_PA_UART4                    S5P_PA_UART(4)
204
205 #define S5P_SZ_UART                     SZ_256
206
207 #endif /* __ASM_ARCH_MAP_H */