Merge tag 'soc' of git://git.kernel.org/pub/scm/linux/kernel/git/arm/arm-soc
[~shefty/rdma-dev.git] / arch / arm / mach-imx / mm-imx3.c
1 /*
2  *  Copyright (C) 1999,2000 Arm Limited
3  *  Copyright (C) 2000 Deep Blue Solutions Ltd
4  *  Copyright (C) 2002 Shane Nay (shane@minirl.com)
5  *  Copyright 2005-2007 Freescale Semiconductor, Inc. All Rights Reserved.
6  *    - add MX31 specific definitions
7  *
8  * This program is free software; you can redistribute it and/or modify
9  * it under the terms of the GNU General Public License as published by
10  * the Free Software Foundation; either version 2 of the License, or
11  * (at your option) any later version.
12  *
13  * This program is distributed in the hope that it will be useful,
14  * but WITHOUT ANY WARRANTY; without even the implied warranty of
15  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
16  * GNU General Public License for more details.
17  */
18
19 #include <linux/mm.h>
20 #include <linux/init.h>
21 #include <linux/err.h>
22
23 #include <asm/pgtable.h>
24 #include <asm/hardware/cache-l2x0.h>
25 #include <asm/mach/map.h>
26
27 #include <mach/common.h>
28 #include <mach/devices-common.h>
29 #include <mach/hardware.h>
30 #include <mach/iomux-v3.h>
31 #include <mach/irqs.h>
32
33 static void imx3_idle(void)
34 {
35         unsigned long reg = 0;
36
37         mx3_cpu_lp_set(MX3_WAIT);
38
39         __asm__ __volatile__(
40                 /* disable I and D cache */
41                 "mrc p15, 0, %0, c1, c0, 0\n"
42                 "bic %0, %0, #0x00001000\n"
43                 "bic %0, %0, #0x00000004\n"
44                 "mcr p15, 0, %0, c1, c0, 0\n"
45                 /* invalidate I cache */
46                 "mov %0, #0\n"
47                 "mcr p15, 0, %0, c7, c5, 0\n"
48                 /* clear and invalidate D cache */
49                 "mov %0, #0\n"
50                 "mcr p15, 0, %0, c7, c14, 0\n"
51                 /* WFI */
52                 "mov %0, #0\n"
53                 "mcr p15, 0, %0, c7, c0, 4\n"
54                 "nop\n" "nop\n" "nop\n" "nop\n"
55                 "nop\n" "nop\n" "nop\n"
56                 /* enable I and D cache */
57                 "mrc p15, 0, %0, c1, c0, 0\n"
58                 "orr %0, %0, #0x00001000\n"
59                 "orr %0, %0, #0x00000004\n"
60                 "mcr p15, 0, %0, c1, c0, 0\n"
61                 : "=r" (reg));
62 }
63
64 static void __iomem *imx3_ioremap(unsigned long phys_addr, size_t size,
65                                   unsigned int mtype)
66 {
67         if (mtype == MT_DEVICE) {
68                 /*
69                  * Access all peripherals below 0x80000000 as nonshared device
70                  * on mx3, but leave l2cc alone.  Otherwise cache corruptions
71                  * can occur.
72                  */
73                 if (phys_addr < 0x80000000 &&
74                                 !addr_in_module(phys_addr, MX3x_L2CC))
75                         mtype = MT_DEVICE_NONSHARED;
76         }
77
78         return __arm_ioremap(phys_addr, size, mtype);
79 }
80
81 void __init imx3_init_l2x0(void)
82 {
83         void __iomem *l2x0_base;
84         void __iomem *clkctl_base;
85
86 /*
87  * First of all, we must repair broken chip settings. There are some
88  * i.MX35 CPUs in the wild, comming with bogus L2 cache settings. These
89  * misconfigured CPUs will run amok immediately when the L2 cache gets enabled.
90  * Workaraound is to setup the correct register setting prior enabling the
91  * L2 cache. This should not hurt already working CPUs, as they are using the
92  * same value.
93  */
94 #define L2_MEM_VAL 0x10
95
96         clkctl_base = ioremap(MX35_CLKCTL_BASE_ADDR, 4096);
97         if (clkctl_base != NULL) {
98                 writel(0x00000515, clkctl_base + L2_MEM_VAL);
99                 iounmap(clkctl_base);
100         } else {
101                 pr_err("L2 cache: Cannot fix timing. Trying to continue without\n");
102         }
103
104         l2x0_base = ioremap(MX3x_L2CC_BASE_ADDR, 4096);
105         if (IS_ERR(l2x0_base)) {
106                 printk(KERN_ERR "remapping L2 cache area failed with %ld\n",
107                                 PTR_ERR(l2x0_base));
108                 return;
109         }
110
111         l2x0_init(l2x0_base, 0x00030024, 0x00000000);
112 }
113
114 #ifdef CONFIG_SOC_IMX31
115 static struct map_desc mx31_io_desc[] __initdata = {
116         imx_map_entry(MX31, X_MEMC, MT_DEVICE),
117         imx_map_entry(MX31, AVIC, MT_DEVICE_NONSHARED),
118         imx_map_entry(MX31, AIPS1, MT_DEVICE_NONSHARED),
119         imx_map_entry(MX31, AIPS2, MT_DEVICE_NONSHARED),
120         imx_map_entry(MX31, SPBA0, MT_DEVICE_NONSHARED),
121 };
122
123 /*
124  * This function initializes the memory map. It is called during the
125  * system startup to create static physical to virtual memory mappings
126  * for the IO modules.
127  */
128 void __init mx31_map_io(void)
129 {
130         iotable_init(mx31_io_desc, ARRAY_SIZE(mx31_io_desc));
131 }
132
133 void __init imx31_init_early(void)
134 {
135         mxc_set_cpu_type(MXC_CPU_MX31);
136         mxc_arch_reset_init(MX31_IO_ADDRESS(MX31_WDOG_BASE_ADDR));
137         imx_ioremap = imx3_ioremap;
138         arm_pm_idle = imx3_idle;
139 }
140
141 void __init mx31_init_irq(void)
142 {
143         mxc_init_irq(MX31_IO_ADDRESS(MX31_AVIC_BASE_ADDR));
144 }
145
146 static struct sdma_script_start_addrs imx31_to1_sdma_script __initdata = {
147         .per_2_per_addr = 1677,
148 };
149
150 static struct sdma_script_start_addrs imx31_to2_sdma_script __initdata = {
151         .ap_2_ap_addr = 423,
152         .ap_2_bp_addr = 829,
153         .bp_2_ap_addr = 1029,
154 };
155
156 static struct sdma_platform_data imx31_sdma_pdata __initdata = {
157         .fw_name = "sdma-imx31-to2.bin",
158         .script_addrs = &imx31_to2_sdma_script,
159 };
160
161 static const struct resource imx31_audmux_res[] __initconst = {
162         DEFINE_RES_MEM(MX31_AUDMUX_BASE_ADDR, SZ_16K),
163 };
164
165 void __init imx31_soc_init(void)
166 {
167         int to_version = mx31_revision() >> 4;
168
169         imx3_init_l2x0();
170
171         mxc_register_gpio("imx31-gpio", 0, MX31_GPIO1_BASE_ADDR, SZ_16K, MX31_INT_GPIO1, 0);
172         mxc_register_gpio("imx31-gpio", 1, MX31_GPIO2_BASE_ADDR, SZ_16K, MX31_INT_GPIO2, 0);
173         mxc_register_gpio("imx31-gpio", 2, MX31_GPIO3_BASE_ADDR, SZ_16K, MX31_INT_GPIO3, 0);
174
175         if (to_version == 1) {
176                 strncpy(imx31_sdma_pdata.fw_name, "sdma-imx31-to1.bin",
177                         strlen(imx31_sdma_pdata.fw_name));
178                 imx31_sdma_pdata.script_addrs = &imx31_to1_sdma_script;
179         }
180
181         imx_add_imx_sdma("imx31-sdma", MX31_SDMA_BASE_ADDR, MX31_INT_SDMA, &imx31_sdma_pdata);
182
183         imx_set_aips(MX31_IO_ADDRESS(MX31_AIPS1_BASE_ADDR));
184         imx_set_aips(MX31_IO_ADDRESS(MX31_AIPS2_BASE_ADDR));
185
186         platform_device_register_simple("imx31-audmux", 0, imx31_audmux_res,
187                                         ARRAY_SIZE(imx31_audmux_res));
188 }
189 #endif /* ifdef CONFIG_SOC_IMX31 */
190
191 #ifdef CONFIG_SOC_IMX35
192 static struct map_desc mx35_io_desc[] __initdata = {
193         imx_map_entry(MX35, X_MEMC, MT_DEVICE),
194         imx_map_entry(MX35, AVIC, MT_DEVICE_NONSHARED),
195         imx_map_entry(MX35, AIPS1, MT_DEVICE_NONSHARED),
196         imx_map_entry(MX35, AIPS2, MT_DEVICE_NONSHARED),
197         imx_map_entry(MX35, SPBA0, MT_DEVICE_NONSHARED),
198 };
199
200 void __init mx35_map_io(void)
201 {
202         iotable_init(mx35_io_desc, ARRAY_SIZE(mx35_io_desc));
203 }
204
205 void __init imx35_init_early(void)
206 {
207         mxc_set_cpu_type(MXC_CPU_MX35);
208         mxc_iomux_v3_init(MX35_IO_ADDRESS(MX35_IOMUXC_BASE_ADDR));
209         mxc_arch_reset_init(MX35_IO_ADDRESS(MX35_WDOG_BASE_ADDR));
210         arm_pm_idle = imx3_idle;
211         imx_ioremap = imx3_ioremap;
212 }
213
214 void __init mx35_init_irq(void)
215 {
216         mxc_init_irq(MX35_IO_ADDRESS(MX35_AVIC_BASE_ADDR));
217 }
218
219 static struct sdma_script_start_addrs imx35_to1_sdma_script __initdata = {
220         .ap_2_ap_addr = 642,
221         .uart_2_mcu_addr = 817,
222         .mcu_2_app_addr = 747,
223         .uartsh_2_mcu_addr = 1183,
224         .per_2_shp_addr = 1033,
225         .mcu_2_shp_addr = 961,
226         .ata_2_mcu_addr = 1333,
227         .mcu_2_ata_addr = 1252,
228         .app_2_mcu_addr = 683,
229         .shp_2_per_addr = 1111,
230         .shp_2_mcu_addr = 892,
231 };
232
233 static struct sdma_script_start_addrs imx35_to2_sdma_script __initdata = {
234         .ap_2_ap_addr = 729,
235         .uart_2_mcu_addr = 904,
236         .per_2_app_addr = 1597,
237         .mcu_2_app_addr = 834,
238         .uartsh_2_mcu_addr = 1270,
239         .per_2_shp_addr = 1120,
240         .mcu_2_shp_addr = 1048,
241         .ata_2_mcu_addr = 1429,
242         .mcu_2_ata_addr = 1339,
243         .app_2_per_addr = 1531,
244         .app_2_mcu_addr = 770,
245         .shp_2_per_addr = 1198,
246         .shp_2_mcu_addr = 979,
247 };
248
249 static struct sdma_platform_data imx35_sdma_pdata __initdata = {
250         .fw_name = "sdma-imx35-to2.bin",
251         .script_addrs = &imx35_to2_sdma_script,
252 };
253
254 static const struct resource imx35_audmux_res[] __initconst = {
255         DEFINE_RES_MEM(MX35_AUDMUX_BASE_ADDR, SZ_16K),
256 };
257
258 void __init imx35_soc_init(void)
259 {
260         int to_version = mx35_revision() >> 4;
261
262         imx3_init_l2x0();
263
264         /* i.mx35 has the i.mx31 type gpio */
265         mxc_register_gpio("imx31-gpio", 0, MX35_GPIO1_BASE_ADDR, SZ_16K, MX35_INT_GPIO1, 0);
266         mxc_register_gpio("imx31-gpio", 1, MX35_GPIO2_BASE_ADDR, SZ_16K, MX35_INT_GPIO2, 0);
267         mxc_register_gpio("imx31-gpio", 2, MX35_GPIO3_BASE_ADDR, SZ_16K, MX35_INT_GPIO3, 0);
268
269         if (to_version == 1) {
270                 strncpy(imx35_sdma_pdata.fw_name, "sdma-imx35-to1.bin",
271                         strlen(imx35_sdma_pdata.fw_name));
272                 imx35_sdma_pdata.script_addrs = &imx35_to1_sdma_script;
273         }
274
275         imx_add_imx_sdma("imx35-sdma", MX35_SDMA_BASE_ADDR, MX35_INT_SDMA, &imx35_sdma_pdata);
276
277         /* Setup AIPS registers */
278         imx_set_aips(MX35_IO_ADDRESS(MX35_AIPS1_BASE_ADDR));
279         imx_set_aips(MX35_IO_ADDRESS(MX35_AIPS2_BASE_ADDR));
280
281         /* i.mx35 has the i.mx31 type audmux */
282         platform_device_register_simple("imx31-audmux", 0, imx35_audmux_res,
283                                         ARRAY_SIZE(imx35_audmux_res));
284 }
285 #endif /* ifdef CONFIG_SOC_IMX35 */