af3cd7a9e9acdfcbb269645d41c58ecbd2853790
[~shefty/rdma-dev.git] / arch / sparc / include / asm / pgtable_64.h
1 /*
2  * pgtable.h: SpitFire page table operations.
3  *
4  * Copyright 1996,1997 David S. Miller (davem@caip.rutgers.edu)
5  * Copyright 1997,1998 Jakub Jelinek (jj@sunsite.mff.cuni.cz)
6  */
7
8 #ifndef _SPARC64_PGTABLE_H
9 #define _SPARC64_PGTABLE_H
10
11 /* This file contains the functions and defines necessary to modify and use
12  * the SpitFire page tables.
13  */
14
15 #include <linux/compiler.h>
16 #include <linux/const.h>
17 #include <asm/types.h>
18 #include <asm/spitfire.h>
19 #include <asm/asi.h>
20 #include <asm/page.h>
21 #include <asm/processor.h>
22
23 #include <asm-generic/pgtable-nopud.h>
24
25 /* The kernel image occupies 0x4000000 to 0x6000000 (4MB --> 96MB).
26  * The page copy blockops can use 0x6000000 to 0x8000000.
27  * The TSB is mapped in the 0x8000000 to 0xa000000 range.
28  * The PROM resides in an area spanning 0xf0000000 to 0x100000000.
29  * The vmalloc area spans 0x100000000 to 0x200000000.
30  * Since modules need to be in the lowest 32-bits of the address space,
31  * we place them right before the OBP area from 0x10000000 to 0xf0000000.
32  * There is a single static kernel PMD which maps from 0x0 to address
33  * 0x400000000.
34  */
35 #define TLBTEMP_BASE            _AC(0x0000000006000000,UL)
36 #define TSBMAP_BASE             _AC(0x0000000008000000,UL)
37 #define MODULES_VADDR           _AC(0x0000000010000000,UL)
38 #define MODULES_LEN             _AC(0x00000000e0000000,UL)
39 #define MODULES_END             _AC(0x00000000f0000000,UL)
40 #define LOW_OBP_ADDRESS         _AC(0x00000000f0000000,UL)
41 #define HI_OBP_ADDRESS          _AC(0x0000000100000000,UL)
42 #define VMALLOC_START           _AC(0x0000000100000000,UL)
43 #define VMALLOC_END             _AC(0x0000010000000000,UL)
44 #define VMEMMAP_BASE            _AC(0x0000010000000000,UL)
45
46 #define vmemmap                 ((struct page *)VMEMMAP_BASE)
47
48 /* PMD_SHIFT determines the size of the area a second-level page
49  * table can map
50  */
51 #define PMD_SHIFT       (PAGE_SHIFT + (PAGE_SHIFT-4))
52 #define PMD_SIZE        (_AC(1,UL) << PMD_SHIFT)
53 #define PMD_MASK        (~(PMD_SIZE-1))
54 #define PMD_BITS        (PAGE_SHIFT - 2)
55
56 /* PGDIR_SHIFT determines what a third-level page table entry can map */
57 #define PGDIR_SHIFT     (PAGE_SHIFT + (PAGE_SHIFT-4) + PMD_BITS)
58 #define PGDIR_SIZE      (_AC(1,UL) << PGDIR_SHIFT)
59 #define PGDIR_MASK      (~(PGDIR_SIZE-1))
60 #define PGDIR_BITS      (PAGE_SHIFT - 2)
61
62 #if (PGDIR_SHIFT + PGDIR_BITS) != 44
63 #error Page table parameters do not cover virtual address space properly.
64 #endif
65
66 /* PMDs point to PTE tables which are 4K aligned.  */
67 #define PMD_PADDR       _AC(0xfffffffe,UL)
68 #define PMD_PADDR_SHIFT _AC(11,UL)
69
70 /* PGDs point to PMD tables which are 8K aligned.  */
71 #define PGD_PADDR       _AC(0xfffffffc,UL)
72 #define PGD_PADDR_SHIFT _AC(11,UL)
73
74 #ifndef __ASSEMBLY__
75
76 #include <linux/sched.h>
77
78 /* Entries per page directory level. */
79 #define PTRS_PER_PTE    (1UL << (PAGE_SHIFT-4))
80 #define PTRS_PER_PMD    (1UL << PMD_BITS)
81 #define PTRS_PER_PGD    (1UL << PGDIR_BITS)
82
83 /* Kernel has a separate 44bit address space. */
84 #define FIRST_USER_ADDRESS      0
85
86 #define pte_ERROR(e)    __builtin_trap()
87 #define pmd_ERROR(e)    __builtin_trap()
88 #define pgd_ERROR(e)    __builtin_trap()
89
90 #endif /* !(__ASSEMBLY__) */
91
92 /* PTE bits which are the same in SUN4U and SUN4V format.  */
93 #define _PAGE_VALID       _AC(0x8000000000000000,UL) /* Valid TTE            */
94 #define _PAGE_R           _AC(0x8000000000000000,UL) /* Keep ref bit uptodate*/
95 #define _PAGE_SPECIAL     _AC(0x0200000000000000,UL) /* Special page         */
96
97 /* Advertise support for _PAGE_SPECIAL */
98 #define __HAVE_ARCH_PTE_SPECIAL
99
100 /* SUN4U pte bits... */
101 #define _PAGE_SZ4MB_4U    _AC(0x6000000000000000,UL) /* 4MB Page             */
102 #define _PAGE_SZ512K_4U   _AC(0x4000000000000000,UL) /* 512K Page            */
103 #define _PAGE_SZ64K_4U    _AC(0x2000000000000000,UL) /* 64K Page             */
104 #define _PAGE_SZ8K_4U     _AC(0x0000000000000000,UL) /* 8K Page              */
105 #define _PAGE_NFO_4U      _AC(0x1000000000000000,UL) /* No Fault Only        */
106 #define _PAGE_IE_4U       _AC(0x0800000000000000,UL) /* Invert Endianness    */
107 #define _PAGE_SOFT2_4U    _AC(0x07FC000000000000,UL) /* Software bits, set 2 */
108 #define _PAGE_SPECIAL_4U  _AC(0x0200000000000000,UL) /* Special page         */
109 #define _PAGE_RES1_4U     _AC(0x0002000000000000,UL) /* Reserved             */
110 #define _PAGE_SZ32MB_4U   _AC(0x0001000000000000,UL) /* (Panther) 32MB page  */
111 #define _PAGE_SZ256MB_4U  _AC(0x2001000000000000,UL) /* (Panther) 256MB page */
112 #define _PAGE_SZALL_4U    _AC(0x6001000000000000,UL) /* All pgsz bits        */
113 #define _PAGE_SN_4U       _AC(0x0000800000000000,UL) /* (Cheetah) Snoop      */
114 #define _PAGE_RES2_4U     _AC(0x0000780000000000,UL) /* Reserved             */
115 #define _PAGE_PADDR_4U    _AC(0x000007FFFFFFE000,UL) /* (Cheetah) pa[42:13]  */
116 #define _PAGE_SOFT_4U     _AC(0x0000000000001F80,UL) /* Software bits:       */
117 #define _PAGE_EXEC_4U     _AC(0x0000000000001000,UL) /* Executable SW bit    */
118 #define _PAGE_MODIFIED_4U _AC(0x0000000000000800,UL) /* Modified (dirty)     */
119 #define _PAGE_FILE_4U     _AC(0x0000000000000800,UL) /* Pagecache page       */
120 #define _PAGE_ACCESSED_4U _AC(0x0000000000000400,UL) /* Accessed (ref'd)     */
121 #define _PAGE_READ_4U     _AC(0x0000000000000200,UL) /* Readable SW Bit      */
122 #define _PAGE_WRITE_4U    _AC(0x0000000000000100,UL) /* Writable SW Bit      */
123 #define _PAGE_PRESENT_4U  _AC(0x0000000000000080,UL) /* Present              */
124 #define _PAGE_L_4U        _AC(0x0000000000000040,UL) /* Locked TTE           */
125 #define _PAGE_CP_4U       _AC(0x0000000000000020,UL) /* Cacheable in P-Cache */
126 #define _PAGE_CV_4U       _AC(0x0000000000000010,UL) /* Cacheable in V-Cache */
127 #define _PAGE_E_4U        _AC(0x0000000000000008,UL) /* side-Effect          */
128 #define _PAGE_P_4U        _AC(0x0000000000000004,UL) /* Privileged Page      */
129 #define _PAGE_W_4U        _AC(0x0000000000000002,UL) /* Writable             */
130
131 /* SUN4V pte bits... */
132 #define _PAGE_NFO_4V      _AC(0x4000000000000000,UL) /* No Fault Only        */
133 #define _PAGE_SOFT2_4V    _AC(0x3F00000000000000,UL) /* Software bits, set 2 */
134 #define _PAGE_MODIFIED_4V _AC(0x2000000000000000,UL) /* Modified (dirty)     */
135 #define _PAGE_ACCESSED_4V _AC(0x1000000000000000,UL) /* Accessed (ref'd)     */
136 #define _PAGE_READ_4V     _AC(0x0800000000000000,UL) /* Readable SW Bit      */
137 #define _PAGE_WRITE_4V    _AC(0x0400000000000000,UL) /* Writable SW Bit      */
138 #define _PAGE_SPECIAL_4V  _AC(0x0200000000000000,UL) /* Special page         */
139 #define _PAGE_PADDR_4V    _AC(0x00FFFFFFFFFFE000,UL) /* paddr[55:13]         */
140 #define _PAGE_IE_4V       _AC(0x0000000000001000,UL) /* Invert Endianness    */
141 #define _PAGE_E_4V        _AC(0x0000000000000800,UL) /* side-Effect          */
142 #define _PAGE_CP_4V       _AC(0x0000000000000400,UL) /* Cacheable in P-Cache */
143 #define _PAGE_CV_4V       _AC(0x0000000000000200,UL) /* Cacheable in V-Cache */
144 #define _PAGE_P_4V        _AC(0x0000000000000100,UL) /* Privileged Page      */
145 #define _PAGE_EXEC_4V     _AC(0x0000000000000080,UL) /* Executable Page      */
146 #define _PAGE_W_4V        _AC(0x0000000000000040,UL) /* Writable             */
147 #define _PAGE_SOFT_4V     _AC(0x0000000000000030,UL) /* Software bits        */
148 #define _PAGE_FILE_4V     _AC(0x0000000000000020,UL) /* Pagecache page       */
149 #define _PAGE_PRESENT_4V  _AC(0x0000000000000010,UL) /* Present              */
150 #define _PAGE_RESV_4V     _AC(0x0000000000000008,UL) /* Reserved             */
151 #define _PAGE_SZ16GB_4V   _AC(0x0000000000000007,UL) /* 16GB Page            */
152 #define _PAGE_SZ2GB_4V    _AC(0x0000000000000006,UL) /* 2GB Page             */
153 #define _PAGE_SZ256MB_4V  _AC(0x0000000000000005,UL) /* 256MB Page           */
154 #define _PAGE_SZ32MB_4V   _AC(0x0000000000000004,UL) /* 32MB Page            */
155 #define _PAGE_SZ4MB_4V    _AC(0x0000000000000003,UL) /* 4MB Page             */
156 #define _PAGE_SZ512K_4V   _AC(0x0000000000000002,UL) /* 512K Page            */
157 #define _PAGE_SZ64K_4V    _AC(0x0000000000000001,UL) /* 64K Page             */
158 #define _PAGE_SZ8K_4V     _AC(0x0000000000000000,UL) /* 8K Page              */
159 #define _PAGE_SZALL_4V    _AC(0x0000000000000007,UL) /* All pgsz bits        */
160
161 #define _PAGE_SZBITS_4U _PAGE_SZ8K_4U
162 #define _PAGE_SZBITS_4V _PAGE_SZ8K_4V
163
164 #define _PAGE_SZHUGE_4U _PAGE_SZ4MB_4U
165 #define _PAGE_SZHUGE_4V _PAGE_SZ4MB_4V
166
167 /* These are actually filled in at boot time by sun4{u,v}_pgprot_init() */
168 #define __P000  __pgprot(0)
169 #define __P001  __pgprot(0)
170 #define __P010  __pgprot(0)
171 #define __P011  __pgprot(0)
172 #define __P100  __pgprot(0)
173 #define __P101  __pgprot(0)
174 #define __P110  __pgprot(0)
175 #define __P111  __pgprot(0)
176
177 #define __S000  __pgprot(0)
178 #define __S001  __pgprot(0)
179 #define __S010  __pgprot(0)
180 #define __S011  __pgprot(0)
181 #define __S100  __pgprot(0)
182 #define __S101  __pgprot(0)
183 #define __S110  __pgprot(0)
184 #define __S111  __pgprot(0)
185
186 #ifndef __ASSEMBLY__
187
188 extern pte_t mk_pte_io(unsigned long, pgprot_t, int, unsigned long);
189
190 extern unsigned long pte_sz_bits(unsigned long size);
191
192 extern pgprot_t PAGE_KERNEL;
193 extern pgprot_t PAGE_KERNEL_LOCKED;
194 extern pgprot_t PAGE_COPY;
195 extern pgprot_t PAGE_SHARED;
196
197 /* XXX This uglyness is for the atyfb driver's sparc mmap() support. XXX */
198 extern unsigned long _PAGE_IE;
199 extern unsigned long _PAGE_E;
200 extern unsigned long _PAGE_CACHE;
201
202 extern unsigned long pg_iobits;
203 extern unsigned long _PAGE_ALL_SZ_BITS;
204
205 extern struct page *mem_map_zero;
206 #define ZERO_PAGE(vaddr)        (mem_map_zero)
207
208 /* PFNs are real physical page numbers.  However, mem_map only begins to record
209  * per-page information starting at pfn_base.  This is to handle systems where
210  * the first physical page in the machine is at some huge physical address,
211  * such as 4GB.   This is common on a partitioned E10000, for example.
212  */
213 static inline pte_t pfn_pte(unsigned long pfn, pgprot_t prot)
214 {
215         unsigned long paddr = pfn << PAGE_SHIFT;
216
217         BUILD_BUG_ON(_PAGE_SZBITS_4U != 0UL || _PAGE_SZBITS_4V != 0UL);
218         return __pte(paddr | pgprot_val(prot));
219 }
220 #define mk_pte(page, pgprot)    pfn_pte(page_to_pfn(page), (pgprot))
221
222 /* This one can be done with two shifts.  */
223 static inline unsigned long pte_pfn(pte_t pte)
224 {
225         unsigned long ret;
226
227         __asm__ __volatile__(
228         "\n661: sllx            %1, %2, %0\n"
229         "       srlx            %0, %3, %0\n"
230         "       .section        .sun4v_2insn_patch, \"ax\"\n"
231         "       .word           661b\n"
232         "       sllx            %1, %4, %0\n"
233         "       srlx            %0, %5, %0\n"
234         "       .previous\n"
235         : "=r" (ret)
236         : "r" (pte_val(pte)),
237           "i" (21), "i" (21 + PAGE_SHIFT),
238           "i" (8), "i" (8 + PAGE_SHIFT));
239
240         return ret;
241 }
242 #define pte_page(x) pfn_to_page(pte_pfn(x))
243
244 static inline pte_t pte_modify(pte_t pte, pgprot_t prot)
245 {
246         unsigned long mask, tmp;
247
248         /* SUN4U: 0x600307ffffffecb8 (negated == 0x9ffcf80000001347)
249          * SUN4V: 0x30ffffffffffee17 (negated == 0xcf000000000011e8)
250          *
251          * Even if we use negation tricks the result is still a 6
252          * instruction sequence, so don't try to play fancy and just
253          * do the most straightforward implementation.
254          *
255          * Note: We encode this into 3 sun4v 2-insn patch sequences.
256          */
257
258         BUILD_BUG_ON(_PAGE_SZBITS_4U != 0UL || _PAGE_SZBITS_4V != 0UL);
259         __asm__ __volatile__(
260         "\n661: sethi           %%uhi(%2), %1\n"
261         "       sethi           %%hi(%2), %0\n"
262         "\n662: or              %1, %%ulo(%2), %1\n"
263         "       or              %0, %%lo(%2), %0\n"
264         "\n663: sllx            %1, 32, %1\n"
265         "       or              %0, %1, %0\n"
266         "       .section        .sun4v_2insn_patch, \"ax\"\n"
267         "       .word           661b\n"
268         "       sethi           %%uhi(%3), %1\n"
269         "       sethi           %%hi(%3), %0\n"
270         "       .word           662b\n"
271         "       or              %1, %%ulo(%3), %1\n"
272         "       or              %0, %%lo(%3), %0\n"
273         "       .word           663b\n"
274         "       sllx            %1, 32, %1\n"
275         "       or              %0, %1, %0\n"
276         "       .previous\n"
277         : "=r" (mask), "=r" (tmp)
278         : "i" (_PAGE_PADDR_4U | _PAGE_MODIFIED_4U | _PAGE_ACCESSED_4U |
279                _PAGE_CP_4U | _PAGE_CV_4U | _PAGE_E_4U | _PAGE_PRESENT_4U |
280                _PAGE_SPECIAL),
281           "i" (_PAGE_PADDR_4V | _PAGE_MODIFIED_4V | _PAGE_ACCESSED_4V |
282                _PAGE_CP_4V | _PAGE_CV_4V | _PAGE_E_4V | _PAGE_PRESENT_4V |
283                _PAGE_SPECIAL));
284
285         return __pte((pte_val(pte) & mask) | (pgprot_val(prot) & ~mask));
286 }
287
288 static inline pte_t pgoff_to_pte(unsigned long off)
289 {
290         off <<= PAGE_SHIFT;
291
292         __asm__ __volatile__(
293         "\n661: or              %0, %2, %0\n"
294         "       .section        .sun4v_1insn_patch, \"ax\"\n"
295         "       .word           661b\n"
296         "       or              %0, %3, %0\n"
297         "       .previous\n"
298         : "=r" (off)
299         : "0" (off), "i" (_PAGE_FILE_4U), "i" (_PAGE_FILE_4V));
300
301         return __pte(off);
302 }
303
304 static inline pgprot_t pgprot_noncached(pgprot_t prot)
305 {
306         unsigned long val = pgprot_val(prot);
307
308         __asm__ __volatile__(
309         "\n661: andn            %0, %2, %0\n"
310         "       or              %0, %3, %0\n"
311         "       .section        .sun4v_2insn_patch, \"ax\"\n"
312         "       .word           661b\n"
313         "       andn            %0, %4, %0\n"
314         "       or              %0, %5, %0\n"
315         "       .previous\n"
316         : "=r" (val)
317         : "0" (val), "i" (_PAGE_CP_4U | _PAGE_CV_4U), "i" (_PAGE_E_4U),
318                      "i" (_PAGE_CP_4V | _PAGE_CV_4V), "i" (_PAGE_E_4V));
319
320         return __pgprot(val);
321 }
322 /* Various pieces of code check for platform support by ifdef testing
323  * on "pgprot_noncached".  That's broken and should be fixed, but for
324  * now...
325  */
326 #define pgprot_noncached pgprot_noncached
327
328 #ifdef CONFIG_HUGETLB_PAGE
329 static inline pte_t pte_mkhuge(pte_t pte)
330 {
331         unsigned long mask;
332
333         __asm__ __volatile__(
334         "\n661: sethi           %%uhi(%1), %0\n"
335         "       sllx            %0, 32, %0\n"
336         "       .section        .sun4v_2insn_patch, \"ax\"\n"
337         "       .word           661b\n"
338         "       mov             %2, %0\n"
339         "       nop\n"
340         "       .previous\n"
341         : "=r" (mask)
342         : "i" (_PAGE_SZHUGE_4U), "i" (_PAGE_SZHUGE_4V));
343
344         return __pte(pte_val(pte) | mask);
345 }
346 #endif
347
348 static inline pte_t pte_mkdirty(pte_t pte)
349 {
350         unsigned long val = pte_val(pte), tmp;
351
352         __asm__ __volatile__(
353         "\n661: or              %0, %3, %0\n"
354         "       nop\n"
355         "\n662: nop\n"
356         "       nop\n"
357         "       .section        .sun4v_2insn_patch, \"ax\"\n"
358         "       .word           661b\n"
359         "       sethi           %%uhi(%4), %1\n"
360         "       sllx            %1, 32, %1\n"
361         "       .word           662b\n"
362         "       or              %1, %%lo(%4), %1\n"
363         "       or              %0, %1, %0\n"
364         "       .previous\n"
365         : "=r" (val), "=r" (tmp)
366         : "0" (val), "i" (_PAGE_MODIFIED_4U | _PAGE_W_4U),
367           "i" (_PAGE_MODIFIED_4V | _PAGE_W_4V));
368
369         return __pte(val);
370 }
371
372 static inline pte_t pte_mkclean(pte_t pte)
373 {
374         unsigned long val = pte_val(pte), tmp;
375
376         __asm__ __volatile__(
377         "\n661: andn            %0, %3, %0\n"
378         "       nop\n"
379         "\n662: nop\n"
380         "       nop\n"
381         "       .section        .sun4v_2insn_patch, \"ax\"\n"
382         "       .word           661b\n"
383         "       sethi           %%uhi(%4), %1\n"
384         "       sllx            %1, 32, %1\n"
385         "       .word           662b\n"
386         "       or              %1, %%lo(%4), %1\n"
387         "       andn            %0, %1, %0\n"
388         "       .previous\n"
389         : "=r" (val), "=r" (tmp)
390         : "0" (val), "i" (_PAGE_MODIFIED_4U | _PAGE_W_4U),
391           "i" (_PAGE_MODIFIED_4V | _PAGE_W_4V));
392
393         return __pte(val);
394 }
395
396 static inline pte_t pte_mkwrite(pte_t pte)
397 {
398         unsigned long val = pte_val(pte), mask;
399
400         __asm__ __volatile__(
401         "\n661: mov             %1, %0\n"
402         "       nop\n"
403         "       .section        .sun4v_2insn_patch, \"ax\"\n"
404         "       .word           661b\n"
405         "       sethi           %%uhi(%2), %0\n"
406         "       sllx            %0, 32, %0\n"
407         "       .previous\n"
408         : "=r" (mask)
409         : "i" (_PAGE_WRITE_4U), "i" (_PAGE_WRITE_4V));
410
411         return __pte(val | mask);
412 }
413
414 static inline pte_t pte_wrprotect(pte_t pte)
415 {
416         unsigned long val = pte_val(pte), tmp;
417
418         __asm__ __volatile__(
419         "\n661: andn            %0, %3, %0\n"
420         "       nop\n"
421         "\n662: nop\n"
422         "       nop\n"
423         "       .section        .sun4v_2insn_patch, \"ax\"\n"
424         "       .word           661b\n"
425         "       sethi           %%uhi(%4), %1\n"
426         "       sllx            %1, 32, %1\n"
427         "       .word           662b\n"
428         "       or              %1, %%lo(%4), %1\n"
429         "       andn            %0, %1, %0\n"
430         "       .previous\n"
431         : "=r" (val), "=r" (tmp)
432         : "0" (val), "i" (_PAGE_WRITE_4U | _PAGE_W_4U),
433           "i" (_PAGE_WRITE_4V | _PAGE_W_4V));
434
435         return __pte(val);
436 }
437
438 static inline pte_t pte_mkold(pte_t pte)
439 {
440         unsigned long mask;
441
442         __asm__ __volatile__(
443         "\n661: mov             %1, %0\n"
444         "       nop\n"
445         "       .section        .sun4v_2insn_patch, \"ax\"\n"
446         "       .word           661b\n"
447         "       sethi           %%uhi(%2), %0\n"
448         "       sllx            %0, 32, %0\n"
449         "       .previous\n"
450         : "=r" (mask)
451         : "i" (_PAGE_ACCESSED_4U), "i" (_PAGE_ACCESSED_4V));
452
453         mask |= _PAGE_R;
454
455         return __pte(pte_val(pte) & ~mask);
456 }
457
458 static inline pte_t pte_mkyoung(pte_t pte)
459 {
460         unsigned long mask;
461
462         __asm__ __volatile__(
463         "\n661: mov             %1, %0\n"
464         "       nop\n"
465         "       .section        .sun4v_2insn_patch, \"ax\"\n"
466         "       .word           661b\n"
467         "       sethi           %%uhi(%2), %0\n"
468         "       sllx            %0, 32, %0\n"
469         "       .previous\n"
470         : "=r" (mask)
471         : "i" (_PAGE_ACCESSED_4U), "i" (_PAGE_ACCESSED_4V));
472
473         mask |= _PAGE_R;
474
475         return __pte(pte_val(pte) | mask);
476 }
477
478 static inline pte_t pte_mkspecial(pte_t pte)
479 {
480         pte_val(pte) |= _PAGE_SPECIAL;
481         return pte;
482 }
483
484 static inline unsigned long pte_young(pte_t pte)
485 {
486         unsigned long mask;
487
488         __asm__ __volatile__(
489         "\n661: mov             %1, %0\n"
490         "       nop\n"
491         "       .section        .sun4v_2insn_patch, \"ax\"\n"
492         "       .word           661b\n"
493         "       sethi           %%uhi(%2), %0\n"
494         "       sllx            %0, 32, %0\n"
495         "       .previous\n"
496         : "=r" (mask)
497         : "i" (_PAGE_ACCESSED_4U), "i" (_PAGE_ACCESSED_4V));
498
499         return (pte_val(pte) & mask);
500 }
501
502 static inline unsigned long pte_dirty(pte_t pte)
503 {
504         unsigned long mask;
505
506         __asm__ __volatile__(
507         "\n661: mov             %1, %0\n"
508         "       nop\n"
509         "       .section        .sun4v_2insn_patch, \"ax\"\n"
510         "       .word           661b\n"
511         "       sethi           %%uhi(%2), %0\n"
512         "       sllx            %0, 32, %0\n"
513         "       .previous\n"
514         : "=r" (mask)
515         : "i" (_PAGE_MODIFIED_4U), "i" (_PAGE_MODIFIED_4V));
516
517         return (pte_val(pte) & mask);
518 }
519
520 static inline unsigned long pte_write(pte_t pte)
521 {
522         unsigned long mask;
523
524         __asm__ __volatile__(
525         "\n661: mov             %1, %0\n"
526         "       nop\n"
527         "       .section        .sun4v_2insn_patch, \"ax\"\n"
528         "       .word           661b\n"
529         "       sethi           %%uhi(%2), %0\n"
530         "       sllx            %0, 32, %0\n"
531         "       .previous\n"
532         : "=r" (mask)
533         : "i" (_PAGE_WRITE_4U), "i" (_PAGE_WRITE_4V));
534
535         return (pte_val(pte) & mask);
536 }
537
538 static inline unsigned long pte_exec(pte_t pte)
539 {
540         unsigned long mask;
541
542         __asm__ __volatile__(
543         "\n661: sethi           %%hi(%1), %0\n"
544         "       .section        .sun4v_1insn_patch, \"ax\"\n"
545         "       .word           661b\n"
546         "       mov             %2, %0\n"
547         "       .previous\n"
548         : "=r" (mask)
549         : "i" (_PAGE_EXEC_4U), "i" (_PAGE_EXEC_4V));
550
551         return (pte_val(pte) & mask);
552 }
553
554 static inline unsigned long pte_file(pte_t pte)
555 {
556         unsigned long val = pte_val(pte);
557
558         __asm__ __volatile__(
559         "\n661: and             %0, %2, %0\n"
560         "       .section        .sun4v_1insn_patch, \"ax\"\n"
561         "       .word           661b\n"
562         "       and             %0, %3, %0\n"
563         "       .previous\n"
564         : "=r" (val)
565         : "0" (val), "i" (_PAGE_FILE_4U), "i" (_PAGE_FILE_4V));
566
567         return val;
568 }
569
570 static inline unsigned long pte_present(pte_t pte)
571 {
572         unsigned long val = pte_val(pte);
573
574         __asm__ __volatile__(
575         "\n661: and             %0, %2, %0\n"
576         "       .section        .sun4v_1insn_patch, \"ax\"\n"
577         "       .word           661b\n"
578         "       and             %0, %3, %0\n"
579         "       .previous\n"
580         : "=r" (val)
581         : "0" (val), "i" (_PAGE_PRESENT_4U), "i" (_PAGE_PRESENT_4V));
582
583         return val;
584 }
585
586 static inline unsigned long pte_special(pte_t pte)
587 {
588         return pte_val(pte) & _PAGE_SPECIAL;
589 }
590
591 #define pmd_set(pmdp, ptep)     \
592         (pmd_val(*(pmdp)) = (__pa((unsigned long) (ptep)) >> PMD_PADDR_SHIFT))
593 #define pud_set(pudp, pmdp)     \
594         (pud_val(*(pudp)) = (__pa((unsigned long) (pmdp)) >> PGD_PADDR_SHIFT))
595 #define __pmd_page(pmd)         \
596         ((unsigned long) __va((((unsigned long)pmd_val(pmd))<<PMD_PADDR_SHIFT)))
597 #define pmd_page(pmd)                   virt_to_page((void *)__pmd_page(pmd))
598 #define pud_page_vaddr(pud)             \
599         ((unsigned long) __va((((unsigned long)pud_val(pud))<<PGD_PADDR_SHIFT)))
600 #define pud_page(pud)                   virt_to_page((void *)pud_page_vaddr(pud))
601 #define pmd_none(pmd)                   (!pmd_val(pmd))
602 #define pmd_bad(pmd)                    (0)
603 #define pmd_present(pmd)                (pmd_val(pmd) != 0U)
604 #define pmd_clear(pmdp)                 (pmd_val(*(pmdp)) = 0U)
605 #define pud_none(pud)                   (!pud_val(pud))
606 #define pud_bad(pud)                    (0)
607 #define pud_present(pud)                (pud_val(pud) != 0U)
608 #define pud_clear(pudp)                 (pud_val(*(pudp)) = 0U)
609
610 /* Same in both SUN4V and SUN4U.  */
611 #define pte_none(pte)                   (!pte_val(pte))
612
613 /* to find an entry in a page-table-directory. */
614 #define pgd_index(address)      (((address) >> PGDIR_SHIFT) & (PTRS_PER_PGD - 1))
615 #define pgd_offset(mm, address) ((mm)->pgd + pgd_index(address))
616
617 /* to find an entry in a kernel page-table-directory */
618 #define pgd_offset_k(address) pgd_offset(&init_mm, address)
619
620 /* Find an entry in the second-level page table.. */
621 #define pmd_offset(pudp, address)       \
622         ((pmd_t *) pud_page_vaddr(*(pudp)) + \
623          (((address) >> PMD_SHIFT) & (PTRS_PER_PMD-1)))
624
625 /* Find an entry in the third-level page table.. */
626 #define pte_index(dir, address) \
627         ((pte_t *) __pmd_page(*(dir)) + \
628          ((address >> PAGE_SHIFT) & (PTRS_PER_PTE - 1)))
629 #define pte_offset_kernel               pte_index
630 #define pte_offset_map                  pte_index
631 #define pte_unmap(pte)                  do { } while (0)
632
633 /* Actual page table PTE updates.  */
634 extern void tlb_batch_add(struct mm_struct *mm, unsigned long vaddr,
635                           pte_t *ptep, pte_t orig, int fullmm);
636
637 static inline void __set_pte_at(struct mm_struct *mm, unsigned long addr,
638                              pte_t *ptep, pte_t pte, int fullmm)
639 {
640         pte_t orig = *ptep;
641
642         *ptep = pte;
643
644         /* It is more efficient to let flush_tlb_kernel_range()
645          * handle init_mm tlb flushes.
646          *
647          * SUN4V NOTE: _PAGE_VALID is the same value in both the SUN4U
648          *             and SUN4V pte layout, so this inline test is fine.
649          */
650         if (likely(mm != &init_mm) && (pte_val(orig) & _PAGE_VALID))
651                 tlb_batch_add(mm, addr, ptep, orig, fullmm);
652 }
653
654 #define set_pte_at(mm,addr,ptep,pte)    \
655         __set_pte_at((mm), (addr), (ptep), (pte), 0)
656
657 #define pte_clear(mm,addr,ptep)         \
658         set_pte_at((mm), (addr), (ptep), __pte(0UL))
659
660 #define __HAVE_ARCH_PTE_CLEAR_NOT_PRESENT_FULL
661 #define pte_clear_not_present_full(mm,addr,ptep,fullmm) \
662         __set_pte_at((mm), (addr), (ptep), __pte(0UL), (fullmm))
663
664 #ifdef DCACHE_ALIASING_POSSIBLE
665 #define __HAVE_ARCH_MOVE_PTE
666 #define move_pte(pte, prot, old_addr, new_addr)                         \
667 ({                                                                      \
668         pte_t newpte = (pte);                                           \
669         if (tlb_type != hypervisor && pte_present(pte)) {               \
670                 unsigned long this_pfn = pte_pfn(pte);                  \
671                                                                         \
672                 if (pfn_valid(this_pfn) &&                              \
673                     (((old_addr) ^ (new_addr)) & (1 << 13)))            \
674                         flush_dcache_page_all(current->mm,              \
675                                               pfn_to_page(this_pfn));   \
676         }                                                               \
677         newpte;                                                         \
678 })
679 #endif
680
681 extern pgd_t swapper_pg_dir[2048];
682 extern pmd_t swapper_low_pmd_dir[2048];
683
684 extern void paging_init(void);
685 extern unsigned long find_ecache_flush_span(unsigned long size);
686
687 struct seq_file;
688 extern void mmu_info(struct seq_file *);
689
690 struct vm_area_struct;
691 extern void update_mmu_cache(struct vm_area_struct *, unsigned long, pte_t *);
692
693 /* Encode and de-code a swap entry */
694 #define __swp_type(entry)       (((entry).val >> PAGE_SHIFT) & 0xffUL)
695 #define __swp_offset(entry)     ((entry).val >> (PAGE_SHIFT + 8UL))
696 #define __swp_entry(type, offset)       \
697         ( (swp_entry_t) \
698           { \
699                 (((long)(type) << PAGE_SHIFT) | \
700                  ((long)(offset) << (PAGE_SHIFT + 8UL))) \
701           } )
702 #define __pte_to_swp_entry(pte)         ((swp_entry_t) { pte_val(pte) })
703 #define __swp_entry_to_pte(x)           ((pte_t) { (x).val })
704
705 /* File offset in PTE support. */
706 extern unsigned long pte_file(pte_t);
707 #define pte_to_pgoff(pte)       (pte_val(pte) >> PAGE_SHIFT)
708 extern pte_t pgoff_to_pte(unsigned long);
709 #define PTE_FILE_MAX_BITS       (64UL - PAGE_SHIFT - 1UL)
710
711 extern unsigned long sparc64_valid_addr_bitmap[];
712
713 /* Needs to be defined here and not in linux/mm.h, as it is arch dependent */
714 static inline bool kern_addr_valid(unsigned long addr)
715 {
716         unsigned long paddr = __pa(addr);
717
718         if ((paddr >> 41UL) != 0UL)
719                 return false;
720         return test_bit(paddr >> 22, sparc64_valid_addr_bitmap);
721 }
722
723 extern int page_in_phys_avail(unsigned long paddr);
724
725 /*
726  * For sparc32&64, the pfn in io_remap_pfn_range() carries <iospace> in
727  * its high 4 bits.  These macros/functions put it there or get it from there.
728  */
729 #define MK_IOSPACE_PFN(space, pfn)      (pfn | (space << (BITS_PER_LONG - 4)))
730 #define GET_IOSPACE(pfn)                (pfn >> (BITS_PER_LONG - 4))
731 #define GET_PFN(pfn)                    (pfn & 0x0fffffffffffffffUL)
732
733 extern int remap_pfn_range(struct vm_area_struct *, unsigned long, unsigned long,
734                            unsigned long, pgprot_t);
735
736 static inline int io_remap_pfn_range(struct vm_area_struct *vma,
737                                      unsigned long from, unsigned long pfn,
738                                      unsigned long size, pgprot_t prot)
739 {
740         unsigned long offset = GET_PFN(pfn) << PAGE_SHIFT;
741         int space = GET_IOSPACE(pfn);
742         unsigned long phys_base;
743
744         phys_base = offset | (((unsigned long) space) << 32UL);
745
746         return remap_pfn_range(vma, from, phys_base >> PAGE_SHIFT, size, prot);
747 }
748
749 #include <asm-generic/pgtable.h>
750
751 /* We provide our own get_unmapped_area to cope with VA holes and
752  * SHM area cache aliasing for userland.
753  */
754 #define HAVE_ARCH_UNMAPPED_AREA
755 #define HAVE_ARCH_UNMAPPED_AREA_TOPDOWN
756
757 /* We provide a special get_unmapped_area for framebuffer mmaps to try and use
758  * the largest alignment possible such that larget PTEs can be used.
759  */
760 extern unsigned long get_fb_unmapped_area(struct file *filp, unsigned long,
761                                           unsigned long, unsigned long,
762                                           unsigned long);
763 #define HAVE_ARCH_FB_UNMAPPED_AREA
764
765 extern void pgtable_cache_init(void);
766 extern void sun4v_register_fault_status(void);
767 extern void sun4v_ktsb_register(void);
768 extern void __init cheetah_ecache_flush_init(void);
769 extern void sun4v_patch_tlb_handlers(void);
770
771 extern unsigned long cmdline_memory_size;
772
773 extern asmlinkage void do_sparc64_fault(struct pt_regs *regs);
774
775 #endif /* !(__ASSEMBLY__) */
776
777 #endif /* !(_SPARC64_PGTABLE_H) */