Revert "nouveau/bios: Fix tracking of BIOS image data"
[~shefty/rdma-dev.git] / drivers / gpu / drm / nouveau / nouveau_bios.c
1 /*
2  * Copyright 2005-2006 Erik Waling
3  * Copyright 2006 Stephane Marchesin
4  * Copyright 2007-2009 Stuart Bennett
5  *
6  * Permission is hereby granted, free of charge, to any person obtaining a
7  * copy of this software and associated documentation files (the "Software"),
8  * to deal in the Software without restriction, including without limitation
9  * the rights to use, copy, modify, merge, publish, distribute, sublicense,
10  * and/or sell copies of the Software, and to permit persons to whom the
11  * Software is furnished to do so, subject to the following conditions:
12  *
13  * The above copyright notice and this permission notice shall be included in
14  * all copies or substantial portions of the Software.
15  *
16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
18  * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.  IN NO EVENT SHALL
19  * THE AUTHORS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY,
20  * WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF
21  * OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE
22  * SOFTWARE.
23  */
24
25 #include "drmP.h"
26 #define NV_DEBUG_NOTRACE
27 #include "nouveau_drv.h"
28 #include "nouveau_hw.h"
29 #include "nouveau_encoder.h"
30 #include "nouveau_gpio.h"
31
32 #include <linux/io-mapping.h>
33
34 /* these defines are made up */
35 #define NV_CIO_CRE_44_HEADA 0x0
36 #define NV_CIO_CRE_44_HEADB 0x3
37 #define FEATURE_MOBILE 0x10     /* also FEATURE_QUADRO for BMP */
38
39 #define EDID1_LEN 128
40
41 #define BIOSLOG(sip, fmt, arg...) NV_DEBUG(sip->dev, fmt, ##arg)
42 #define LOG_OLD_VALUE(x)
43
44 struct init_exec {
45         bool execute;
46         bool repeat;
47 };
48
49 static bool nv_cksum(const uint8_t *data, unsigned int length)
50 {
51         /*
52          * There's a few checksums in the BIOS, so here's a generic checking
53          * function.
54          */
55         int i;
56         uint8_t sum = 0;
57
58         for (i = 0; i < length; i++)
59                 sum += data[i];
60
61         if (sum)
62                 return true;
63
64         return false;
65 }
66
67 static int
68 score_vbios(struct nvbios *bios, const bool writeable)
69 {
70         if (!bios->data || bios->data[0] != 0x55 || bios->data[1] != 0xAA) {
71                 NV_TRACEWARN(bios->dev, "... BIOS signature not found\n");
72                 return 0;
73         }
74
75         if (nv_cksum(bios->data, bios->data[2] * 512)) {
76                 NV_TRACEWARN(bios->dev, "... BIOS checksum invalid\n");
77                 /* if a ro image is somewhat bad, it's probably all rubbish */
78                 return writeable ? 2 : 1;
79         }
80
81         NV_TRACE(bios->dev, "... appears to be valid\n");
82         return 3;
83 }
84
85 static void
86 bios_shadow_prom(struct nvbios *bios)
87 {
88         struct drm_device *dev = bios->dev;
89         struct drm_nouveau_private *dev_priv = dev->dev_private;
90         u32 pcireg, access;
91         u16 pcir;
92         int i;
93
94         /* enable access to rom */
95         if (dev_priv->card_type >= NV_50)
96                 pcireg = 0x088050;
97         else
98                 pcireg = NV_PBUS_PCI_NV_20;
99         access = nv_mask(dev, pcireg, 0x00000001, 0x00000000);
100
101         /* bail if no rom signature, with a workaround for a PROM reading
102          * issue on some chipsets.  the first read after a period of
103          * inactivity returns the wrong result, so retry the first header
104          * byte a few times before giving up as a workaround
105          */
106         i = 16;
107         do {
108                 if (nv_rd08(dev, NV_PROM_OFFSET + 0) == 0x55)
109                         break;
110         } while (i--);
111
112         if (!i || nv_rd08(dev, NV_PROM_OFFSET + 1) != 0xaa)
113                 goto out;
114
115         /* additional check (see note below) - read PCI record header */
116         pcir = nv_rd08(dev, NV_PROM_OFFSET + 0x18) |
117                nv_rd08(dev, NV_PROM_OFFSET + 0x19) << 8;
118         if (nv_rd08(dev, NV_PROM_OFFSET + pcir + 0) != 'P' ||
119             nv_rd08(dev, NV_PROM_OFFSET + pcir + 1) != 'C' ||
120             nv_rd08(dev, NV_PROM_OFFSET + pcir + 2) != 'I' ||
121             nv_rd08(dev, NV_PROM_OFFSET + pcir + 3) != 'R')
122                 goto out;
123
124         /* read entire bios image to system memory */
125         bios->length = nv_rd08(dev, NV_PROM_OFFSET + 2) * 512;
126         bios->data = kmalloc(bios->length, GFP_KERNEL);
127         if (bios->data) {
128                 for (i = 0; i < bios->length; i++)
129                         bios->data[i] = nv_rd08(dev, NV_PROM_OFFSET + i);
130         }
131
132 out:
133         /* disable access to rom */
134         nv_wr32(dev, pcireg, access);
135 }
136
137 static void
138 bios_shadow_pramin(struct nvbios *bios)
139 {
140         struct drm_device *dev = bios->dev;
141         struct drm_nouveau_private *dev_priv = dev->dev_private;
142         u32 bar0 = 0;
143         int i;
144
145         if (dev_priv->card_type >= NV_50) {
146                 u64 addr = (u64)(nv_rd32(dev, 0x619f04) & 0xffffff00) << 8;
147                 if (!addr) {
148                         addr  = (u64)nv_rd32(dev, 0x001700) << 16;
149                         addr += 0xf0000;
150                 }
151
152                 bar0 = nv_mask(dev, 0x001700, 0xffffffff, addr >> 16);
153         }
154
155         /* bail if no rom signature */
156         if (nv_rd08(dev, NV_PRAMIN_OFFSET + 0) != 0x55 ||
157             nv_rd08(dev, NV_PRAMIN_OFFSET + 1) != 0xaa)
158                 goto out;
159
160         bios->length = nv_rd08(dev, NV_PRAMIN_OFFSET + 2) * 512;
161         bios->data = kmalloc(bios->length, GFP_KERNEL);
162         if (bios->data) {
163                 for (i = 0; i < bios->length; i++)
164                         bios->data[i] = nv_rd08(dev, NV_PRAMIN_OFFSET + i);
165         }
166
167 out:
168         if (dev_priv->card_type >= NV_50)
169                 nv_wr32(dev, 0x001700, bar0);
170 }
171
172 static void
173 bios_shadow_pci(struct nvbios *bios)
174 {
175         struct pci_dev *pdev = bios->dev->pdev;
176         size_t length;
177
178         if (!pci_enable_rom(pdev)) {
179                 void __iomem *rom = pci_map_rom(pdev, &length);
180                 if (rom && length) {
181                         bios->data = kmalloc(length, GFP_KERNEL);
182                         if (bios->data) {
183                                 memcpy_fromio(bios->data, rom, length);
184                                 bios->length = length;
185                         }
186                 }
187                 if (rom)
188                         pci_unmap_rom(pdev, rom);
189
190                 pci_disable_rom(pdev);
191         }
192 }
193
194 static void
195 bios_shadow_acpi(struct nvbios *bios)
196 {
197         struct pci_dev *pdev = bios->dev->pdev;
198         int ptr, len, ret;
199         u8 data[3];
200
201         if (!nouveau_acpi_rom_supported(pdev))
202                 return;
203
204         ret = nouveau_acpi_get_bios_chunk(data, 0, sizeof(data));
205         if (ret != sizeof(data))
206                 return;
207
208         bios->length = min(data[2] * 512, 65536);
209         bios->data = kmalloc(bios->length, GFP_KERNEL);
210         if (!bios->data)
211                 return;
212
213         len = bios->length;
214         ptr = 0;
215         while (len) {
216                 int size = (len > ROM_BIOS_PAGE) ? ROM_BIOS_PAGE : len;
217
218                 ret = nouveau_acpi_get_bios_chunk(bios->data, ptr, size);
219                 if (ret != size) {
220                         kfree(bios->data);
221                         bios->data = NULL;
222                         return;
223                 }
224
225                 len -= size;
226                 ptr += size;
227         }
228 }
229
230 struct methods {
231         const char desc[8];
232         void (*shadow)(struct nvbios *);
233         const bool rw;
234         int score;
235         u32 size;
236         u8 *data;
237 };
238
239 static bool
240 bios_shadow(struct drm_device *dev)
241 {
242         struct methods shadow_methods[] = {
243                 { "PRAMIN", bios_shadow_pramin, true, 0, 0, NULL },
244                 { "PROM", bios_shadow_prom, false, 0, 0, NULL },
245                 { "ACPI", bios_shadow_acpi, true, 0, 0, NULL },
246                 { "PCIROM", bios_shadow_pci, true, 0, 0, NULL },
247                 {}
248         };
249         struct drm_nouveau_private *dev_priv = dev->dev_private;
250         struct nvbios *bios = &dev_priv->vbios;
251         struct methods *mthd, *best;
252
253         if (nouveau_vbios) {
254                 mthd = shadow_methods;
255                 do {
256                         if (strcasecmp(nouveau_vbios, mthd->desc))
257                                 continue;
258                         NV_INFO(dev, "VBIOS source: %s\n", mthd->desc);
259
260                         mthd->shadow(bios);
261                         mthd->score = score_vbios(bios, mthd->rw);
262                         if (mthd->score)
263                                 return true;
264                 } while ((++mthd)->shadow);
265
266                 NV_ERROR(dev, "VBIOS source \'%s\' invalid\n", nouveau_vbios);
267         }
268
269         mthd = shadow_methods;
270         do {
271                 NV_TRACE(dev, "Checking %s for VBIOS\n", mthd->desc);
272                 mthd->shadow(bios);
273                 mthd->score = score_vbios(bios, mthd->rw);
274                 mthd->size = bios->length;
275                 mthd->data = bios->data;
276         } while (mthd->score != 3 && (++mthd)->shadow);
277
278         mthd = shadow_methods;
279         best = mthd;
280         do {
281                 if (mthd->score > best->score) {
282                         kfree(best->data);
283                         best = mthd;
284                 }
285         } while ((++mthd)->shadow);
286
287         if (best->score) {
288                 NV_TRACE(dev, "Using VBIOS from %s\n", best->desc);
289                 bios->length = best->size;
290                 bios->data = best->data;
291                 return true;
292         }
293
294         NV_ERROR(dev, "No valid VBIOS image found\n");
295         return false;
296 }
297
298 struct init_tbl_entry {
299         char *name;
300         uint8_t id;
301         /* Return:
302          *  > 0: success, length of opcode
303          *    0: success, but abort further parsing of table (INIT_DONE etc)
304          *  < 0: failure, table parsing will be aborted
305          */
306         int (*handler)(struct nvbios *, uint16_t, struct init_exec *);
307 };
308
309 static int parse_init_table(struct nvbios *, uint16_t, struct init_exec *);
310
311 #define MACRO_INDEX_SIZE        2
312 #define MACRO_SIZE              8
313 #define CONDITION_SIZE          12
314 #define IO_FLAG_CONDITION_SIZE  9
315 #define IO_CONDITION_SIZE       5
316 #define MEM_INIT_SIZE           66
317
318 static void still_alive(void)
319 {
320 #if 0
321         sync();
322         mdelay(2);
323 #endif
324 }
325
326 static uint32_t
327 munge_reg(struct nvbios *bios, uint32_t reg)
328 {
329         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
330         struct dcb_entry *dcbent = bios->display.output;
331
332         if (dev_priv->card_type < NV_50)
333                 return reg;
334
335         if (reg & 0x80000000) {
336                 BUG_ON(bios->display.crtc < 0);
337                 reg += bios->display.crtc * 0x800;
338         }
339
340         if (reg & 0x40000000) {
341                 BUG_ON(!dcbent);
342
343                 reg += (ffs(dcbent->or) - 1) * 0x800;
344                 if ((reg & 0x20000000) && !(dcbent->sorconf.link & 1))
345                         reg += 0x00000080;
346         }
347
348         reg &= ~0xe0000000;
349         return reg;
350 }
351
352 static int
353 valid_reg(struct nvbios *bios, uint32_t reg)
354 {
355         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
356         struct drm_device *dev = bios->dev;
357
358         /* C51 has misaligned regs on purpose. Marvellous */
359         if (reg & 0x2 ||
360             (reg & 0x1 && dev_priv->vbios.chip_version != 0x51))
361                 NV_ERROR(dev, "======= misaligned reg 0x%08X =======\n", reg);
362
363         /* warn on C51 regs that haven't been verified accessible in tracing */
364         if (reg & 0x1 && dev_priv->vbios.chip_version == 0x51 &&
365             reg != 0x130d && reg != 0x1311 && reg != 0x60081d)
366                 NV_WARN(dev, "=== C51 misaligned reg 0x%08X not verified ===\n",
367                         reg);
368
369         if (reg >= (8*1024*1024)) {
370                 NV_ERROR(dev, "=== reg 0x%08x out of mapped bounds ===\n", reg);
371                 return 0;
372         }
373
374         return 1;
375 }
376
377 static bool
378 valid_idx_port(struct nvbios *bios, uint16_t port)
379 {
380         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
381         struct drm_device *dev = bios->dev;
382
383         /*
384          * If adding more ports here, the read/write functions below will need
385          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
386          * used for the port in question
387          */
388         if (dev_priv->card_type < NV_50) {
389                 if (port == NV_CIO_CRX__COLOR)
390                         return true;
391                 if (port == NV_VIO_SRX)
392                         return true;
393         } else {
394                 if (port == NV_CIO_CRX__COLOR)
395                         return true;
396         }
397
398         NV_ERROR(dev, "========== unknown indexed io port 0x%04X ==========\n",
399                  port);
400
401         return false;
402 }
403
404 static bool
405 valid_port(struct nvbios *bios, uint16_t port)
406 {
407         struct drm_device *dev = bios->dev;
408
409         /*
410          * If adding more ports here, the read/write functions below will need
411          * updating so that the correct mmio range (PRMCIO, PRMDIO, PRMVIO) is
412          * used for the port in question
413          */
414         if (port == NV_VIO_VSE2)
415                 return true;
416
417         NV_ERROR(dev, "========== unknown io port 0x%04X ==========\n", port);
418
419         return false;
420 }
421
422 static uint32_t
423 bios_rd32(struct nvbios *bios, uint32_t reg)
424 {
425         uint32_t data;
426
427         reg = munge_reg(bios, reg);
428         if (!valid_reg(bios, reg))
429                 return 0;
430
431         /*
432          * C51 sometimes uses regs with bit0 set in the address. For these
433          * cases there should exist a translation in a BIOS table to an IO
434          * port address which the BIOS uses for accessing the reg
435          *
436          * These only seem to appear for the power control regs to a flat panel,
437          * and the GPIO regs at 0x60081*.  In C51 mmio traces the normal regs
438          * for 0x1308 and 0x1310 are used - hence the mask below.  An S3
439          * suspend-resume mmio trace from a C51 will be required to see if this
440          * is true for the power microcode in 0x14.., or whether the direct IO
441          * port access method is needed
442          */
443         if (reg & 0x1)
444                 reg &= ~0x1;
445
446         data = nv_rd32(bios->dev, reg);
447
448         BIOSLOG(bios, " Read:  Reg: 0x%08X, Data: 0x%08X\n", reg, data);
449
450         return data;
451 }
452
453 static void
454 bios_wr32(struct nvbios *bios, uint32_t reg, uint32_t data)
455 {
456         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
457
458         reg = munge_reg(bios, reg);
459         if (!valid_reg(bios, reg))
460                 return;
461
462         /* see note in bios_rd32 */
463         if (reg & 0x1)
464                 reg &= 0xfffffffe;
465
466         LOG_OLD_VALUE(bios_rd32(bios, reg));
467         BIOSLOG(bios, " Write: Reg: 0x%08X, Data: 0x%08X\n", reg, data);
468
469         if (dev_priv->vbios.execute) {
470                 still_alive();
471                 nv_wr32(bios->dev, reg, data);
472         }
473 }
474
475 static uint8_t
476 bios_idxprt_rd(struct nvbios *bios, uint16_t port, uint8_t index)
477 {
478         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
479         struct drm_device *dev = bios->dev;
480         uint8_t data;
481
482         if (!valid_idx_port(bios, port))
483                 return 0;
484
485         if (dev_priv->card_type < NV_50) {
486                 if (port == NV_VIO_SRX)
487                         data = NVReadVgaSeq(dev, bios->state.crtchead, index);
488                 else    /* assume NV_CIO_CRX__COLOR */
489                         data = NVReadVgaCrtc(dev, bios->state.crtchead, index);
490         } else {
491                 uint32_t data32;
492
493                 data32 = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
494                 data = (data32 >> ((index & 3) << 3)) & 0xff;
495         }
496
497         BIOSLOG(bios, " Indexed IO read:  Port: 0x%04X, Index: 0x%02X, "
498                       "Head: 0x%02X, Data: 0x%02X\n",
499                 port, index, bios->state.crtchead, data);
500         return data;
501 }
502
503 static void
504 bios_idxprt_wr(struct nvbios *bios, uint16_t port, uint8_t index, uint8_t data)
505 {
506         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
507         struct drm_device *dev = bios->dev;
508
509         if (!valid_idx_port(bios, port))
510                 return;
511
512         /*
513          * The current head is maintained in the nvbios member  state.crtchead.
514          * We trap changes to CR44 and update the head variable and hence the
515          * register set written.
516          * As CR44 only exists on CRTC0, we update crtchead to head0 in advance
517          * of the write, and to head1 after the write
518          */
519         if (port == NV_CIO_CRX__COLOR && index == NV_CIO_CRE_44 &&
520             data != NV_CIO_CRE_44_HEADB)
521                 bios->state.crtchead = 0;
522
523         LOG_OLD_VALUE(bios_idxprt_rd(bios, port, index));
524         BIOSLOG(bios, " Indexed IO write: Port: 0x%04X, Index: 0x%02X, "
525                       "Head: 0x%02X, Data: 0x%02X\n",
526                 port, index, bios->state.crtchead, data);
527
528         if (bios->execute && dev_priv->card_type < NV_50) {
529                 still_alive();
530                 if (port == NV_VIO_SRX)
531                         NVWriteVgaSeq(dev, bios->state.crtchead, index, data);
532                 else    /* assume NV_CIO_CRX__COLOR */
533                         NVWriteVgaCrtc(dev, bios->state.crtchead, index, data);
534         } else
535         if (bios->execute) {
536                 uint32_t data32, shift = (index & 3) << 3;
537
538                 still_alive();
539
540                 data32  = bios_rd32(bios, NV50_PDISPLAY_VGACRTC(index & ~3));
541                 data32 &= ~(0xff << shift);
542                 data32 |= (data << shift);
543                 bios_wr32(bios, NV50_PDISPLAY_VGACRTC(index & ~3), data32);
544         }
545
546         if (port == NV_CIO_CRX__COLOR &&
547             index == NV_CIO_CRE_44 && data == NV_CIO_CRE_44_HEADB)
548                 bios->state.crtchead = 1;
549 }
550
551 static uint8_t
552 bios_port_rd(struct nvbios *bios, uint16_t port)
553 {
554         uint8_t data, head = bios->state.crtchead;
555
556         if (!valid_port(bios, port))
557                 return 0;
558
559         data = NVReadPRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port);
560
561         BIOSLOG(bios, " IO read:  Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
562                 port, head, data);
563
564         return data;
565 }
566
567 static void
568 bios_port_wr(struct nvbios *bios, uint16_t port, uint8_t data)
569 {
570         int head = bios->state.crtchead;
571
572         if (!valid_port(bios, port))
573                 return;
574
575         LOG_OLD_VALUE(bios_port_rd(bios, port));
576         BIOSLOG(bios, " IO write: Port: 0x%04X, Head: 0x%02X, Data: 0x%02X\n",
577                 port, head, data);
578
579         if (!bios->execute)
580                 return;
581
582         still_alive();
583         NVWritePRMVIO(bios->dev, head, NV_PRMVIO0_OFFSET + port, data);
584 }
585
586 static bool
587 io_flag_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
588 {
589         /*
590          * The IO flag condition entry has 2 bytes for the CRTC port; 1 byte
591          * for the CRTC index; 1 byte for the mask to apply to the value
592          * retrieved from the CRTC; 1 byte for the shift right to apply to the
593          * masked CRTC value; 2 bytes for the offset to the flag array, to
594          * which the shifted value is added; 1 byte for the mask applied to the
595          * value read from the flag array; and 1 byte for the value to compare
596          * against the masked byte from the flag table.
597          */
598
599         uint16_t condptr = bios->io_flag_condition_tbl_ptr + cond * IO_FLAG_CONDITION_SIZE;
600         uint16_t crtcport = ROM16(bios->data[condptr]);
601         uint8_t crtcindex = bios->data[condptr + 2];
602         uint8_t mask = bios->data[condptr + 3];
603         uint8_t shift = bios->data[condptr + 4];
604         uint16_t flagarray = ROM16(bios->data[condptr + 5]);
605         uint8_t flagarraymask = bios->data[condptr + 7];
606         uint8_t cmpval = bios->data[condptr + 8];
607         uint8_t data;
608
609         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
610                       "Shift: 0x%02X, FlagArray: 0x%04X, FAMask: 0x%02X, "
611                       "Cmpval: 0x%02X\n",
612                 offset, crtcport, crtcindex, mask, shift, flagarray, flagarraymask, cmpval);
613
614         data = bios_idxprt_rd(bios, crtcport, crtcindex);
615
616         data = bios->data[flagarray + ((data & mask) >> shift)];
617         data &= flagarraymask;
618
619         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
620                 offset, data, cmpval);
621
622         return (data == cmpval);
623 }
624
625 static bool
626 bios_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
627 {
628         /*
629          * The condition table entry has 4 bytes for the address of the
630          * register to check, 4 bytes for a mask to apply to the register and
631          * 4 for a test comparison value
632          */
633
634         uint16_t condptr = bios->condition_tbl_ptr + cond * CONDITION_SIZE;
635         uint32_t reg = ROM32(bios->data[condptr]);
636         uint32_t mask = ROM32(bios->data[condptr + 4]);
637         uint32_t cmpval = ROM32(bios->data[condptr + 8]);
638         uint32_t data;
639
640         BIOSLOG(bios, "0x%04X: Cond: 0x%02X, Reg: 0x%08X, Mask: 0x%08X\n",
641                 offset, cond, reg, mask);
642
643         data = bios_rd32(bios, reg) & mask;
644
645         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
646                 offset, data, cmpval);
647
648         return (data == cmpval);
649 }
650
651 static bool
652 io_condition_met(struct nvbios *bios, uint16_t offset, uint8_t cond)
653 {
654         /*
655          * The IO condition entry has 2 bytes for the IO port address; 1 byte
656          * for the index to write to io_port; 1 byte for the mask to apply to
657          * the byte read from io_port+1; and 1 byte for the value to compare
658          * against the masked byte.
659          */
660
661         uint16_t condptr = bios->io_condition_tbl_ptr + cond * IO_CONDITION_SIZE;
662         uint16_t io_port = ROM16(bios->data[condptr]);
663         uint8_t port_index = bios->data[condptr + 2];
664         uint8_t mask = bios->data[condptr + 3];
665         uint8_t cmpval = bios->data[condptr + 4];
666
667         uint8_t data = bios_idxprt_rd(bios, io_port, port_index) & mask;
668
669         BIOSLOG(bios, "0x%04X: Checking if 0x%02X equals 0x%02X\n",
670                 offset, data, cmpval);
671
672         return (data == cmpval);
673 }
674
675 static int
676 nv50_pll_set(struct drm_device *dev, uint32_t reg, uint32_t clk)
677 {
678         struct drm_nouveau_private *dev_priv = dev->dev_private;
679         struct nouveau_pll_vals pll;
680         struct pll_lims pll_limits;
681         u32 ctrl, mask, coef;
682         int ret;
683
684         ret = get_pll_limits(dev, reg, &pll_limits);
685         if (ret)
686                 return ret;
687
688         clk = nouveau_calc_pll_mnp(dev, &pll_limits, clk, &pll);
689         if (!clk)
690                 return -ERANGE;
691
692         coef = pll.N1 << 8 | pll.M1;
693         ctrl = pll.log2P << 16;
694         mask = 0x00070000;
695         if (reg == 0x004008) {
696                 mask |= 0x01f80000;
697                 ctrl |= (pll_limits.log2p_bias << 19);
698                 ctrl |= (pll.log2P << 22);
699         }
700
701         if (!dev_priv->vbios.execute)
702                 return 0;
703
704         nv_mask(dev, reg + 0, mask, ctrl);
705         nv_wr32(dev, reg + 4, coef);
706         return 0;
707 }
708
709 static int
710 setPLL(struct nvbios *bios, uint32_t reg, uint32_t clk)
711 {
712         struct drm_device *dev = bios->dev;
713         struct drm_nouveau_private *dev_priv = dev->dev_private;
714         /* clk in kHz */
715         struct pll_lims pll_lim;
716         struct nouveau_pll_vals pllvals;
717         int ret;
718
719         if (dev_priv->card_type >= NV_50)
720                 return nv50_pll_set(dev, reg, clk);
721
722         /* high regs (such as in the mac g5 table) are not -= 4 */
723         ret = get_pll_limits(dev, reg > 0x405c ? reg : reg - 4, &pll_lim);
724         if (ret)
725                 return ret;
726
727         clk = nouveau_calc_pll_mnp(dev, &pll_lim, clk, &pllvals);
728         if (!clk)
729                 return -ERANGE;
730
731         if (bios->execute) {
732                 still_alive();
733                 nouveau_hw_setpll(dev, reg, &pllvals);
734         }
735
736         return 0;
737 }
738
739 static int dcb_entry_idx_from_crtchead(struct drm_device *dev)
740 {
741         struct drm_nouveau_private *dev_priv = dev->dev_private;
742         struct nvbios *bios = &dev_priv->vbios;
743
744         /*
745          * For the results of this function to be correct, CR44 must have been
746          * set (using bios_idxprt_wr to set crtchead), CR58 set for CR57 = 0,
747          * and the DCB table parsed, before the script calling the function is
748          * run.  run_digital_op_script is example of how to do such setup
749          */
750
751         uint8_t dcb_entry = NVReadVgaCrtc5758(dev, bios->state.crtchead, 0);
752
753         if (dcb_entry > bios->dcb.entries) {
754                 NV_ERROR(dev, "CR58 doesn't have a valid DCB entry currently "
755                                 "(%02X)\n", dcb_entry);
756                 dcb_entry = 0x7f;       /* unused / invalid marker */
757         }
758
759         return dcb_entry;
760 }
761
762 static struct nouveau_i2c_chan *
763 init_i2c_device_find(struct drm_device *dev, int i2c_index)
764 {
765         if (i2c_index == 0xff) {
766                 struct drm_nouveau_private *dev_priv = dev->dev_private;
767                 struct dcb_table *dcb = &dev_priv->vbios.dcb;
768                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
769                 int idx = dcb_entry_idx_from_crtchead(dev);
770
771                 i2c_index = NV_I2C_DEFAULT(0);
772                 if (idx != 0x7f && dcb->entry[idx].i2c_upper_default)
773                         i2c_index = NV_I2C_DEFAULT(1);
774         }
775
776         return nouveau_i2c_find(dev, i2c_index);
777 }
778
779 static uint32_t
780 get_tmds_index_reg(struct drm_device *dev, uint8_t mlv)
781 {
782         /*
783          * For mlv < 0x80, it is an index into a table of TMDS base addresses.
784          * For mlv == 0x80 use the "or" value of the dcb_entry indexed by
785          * CR58 for CR57 = 0 to index a table of offsets to the basic
786          * 0x6808b0 address.
787          * For mlv == 0x81 use the "or" value of the dcb_entry indexed by
788          * CR58 for CR57 = 0 to index a table of offsets to the basic
789          * 0x6808b0 address, and then flip the offset by 8.
790          */
791
792         struct drm_nouveau_private *dev_priv = dev->dev_private;
793         struct nvbios *bios = &dev_priv->vbios;
794         const int pramdac_offset[13] = {
795                 0, 0, 0x8, 0, 0x2000, 0, 0, 0, 0x2008, 0, 0, 0, 0x2000 };
796         const uint32_t pramdac_table[4] = {
797                 0x6808b0, 0x6808b8, 0x6828b0, 0x6828b8 };
798
799         if (mlv >= 0x80) {
800                 int dcb_entry, dacoffset;
801
802                 /* note: dcb_entry_idx_from_crtchead needs pre-script set-up */
803                 dcb_entry = dcb_entry_idx_from_crtchead(dev);
804                 if (dcb_entry == 0x7f)
805                         return 0;
806                 dacoffset = pramdac_offset[bios->dcb.entry[dcb_entry].or];
807                 if (mlv == 0x81)
808                         dacoffset ^= 8;
809                 return 0x6808b0 + dacoffset;
810         } else {
811                 if (mlv >= ARRAY_SIZE(pramdac_table)) {
812                         NV_ERROR(dev, "Magic Lookup Value too big (%02X)\n",
813                                                                         mlv);
814                         return 0;
815                 }
816                 return pramdac_table[mlv];
817         }
818 }
819
820 static int
821 init_io_restrict_prog(struct nvbios *bios, uint16_t offset,
822                       struct init_exec *iexec)
823 {
824         /*
825          * INIT_IO_RESTRICT_PROG   opcode: 0x32 ('2')
826          *
827          * offset      (8  bit): opcode
828          * offset + 1  (16 bit): CRTC port
829          * offset + 3  (8  bit): CRTC index
830          * offset + 4  (8  bit): mask
831          * offset + 5  (8  bit): shift
832          * offset + 6  (8  bit): count
833          * offset + 7  (32 bit): register
834          * offset + 11 (32 bit): configuration 1
835          * ...
836          *
837          * Starting at offset + 11 there are "count" 32 bit values.
838          * To find out which value to use read index "CRTC index" on "CRTC
839          * port", AND this value with "mask" and then bit shift right "shift"
840          * bits.  Read the appropriate value using this index and write to
841          * "register"
842          */
843
844         uint16_t crtcport = ROM16(bios->data[offset + 1]);
845         uint8_t crtcindex = bios->data[offset + 3];
846         uint8_t mask = bios->data[offset + 4];
847         uint8_t shift = bios->data[offset + 5];
848         uint8_t count = bios->data[offset + 6];
849         uint32_t reg = ROM32(bios->data[offset + 7]);
850         uint8_t config;
851         uint32_t configval;
852         int len = 11 + count * 4;
853
854         if (!iexec->execute)
855                 return len;
856
857         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
858                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
859                 offset, crtcport, crtcindex, mask, shift, count, reg);
860
861         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
862         if (config > count) {
863                 NV_ERROR(bios->dev,
864                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
865                          offset, config, count);
866                 return len;
867         }
868
869         configval = ROM32(bios->data[offset + 11 + config * 4]);
870
871         BIOSLOG(bios, "0x%04X: Writing config %02X\n", offset, config);
872
873         bios_wr32(bios, reg, configval);
874
875         return len;
876 }
877
878 static int
879 init_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
880 {
881         /*
882          * INIT_REPEAT   opcode: 0x33 ('3')
883          *
884          * offset      (8 bit): opcode
885          * offset + 1  (8 bit): count
886          *
887          * Execute script following this opcode up to INIT_REPEAT_END
888          * "count" times
889          */
890
891         uint8_t count = bios->data[offset + 1];
892         uint8_t i;
893
894         /* no iexec->execute check by design */
895
896         BIOSLOG(bios, "0x%04X: Repeating following segment %d times\n",
897                 offset, count);
898
899         iexec->repeat = true;
900
901         /*
902          * count - 1, as the script block will execute once when we leave this
903          * opcode -- this is compatible with bios behaviour as:
904          * a) the block is always executed at least once, even if count == 0
905          * b) the bios interpreter skips to the op following INIT_END_REPEAT,
906          * while we don't
907          */
908         for (i = 0; i < count - 1; i++)
909                 parse_init_table(bios, offset + 2, iexec);
910
911         iexec->repeat = false;
912
913         return 2;
914 }
915
916 static int
917 init_io_restrict_pll(struct nvbios *bios, uint16_t offset,
918                      struct init_exec *iexec)
919 {
920         /*
921          * INIT_IO_RESTRICT_PLL   opcode: 0x34 ('4')
922          *
923          * offset      (8  bit): opcode
924          * offset + 1  (16 bit): CRTC port
925          * offset + 3  (8  bit): CRTC index
926          * offset + 4  (8  bit): mask
927          * offset + 5  (8  bit): shift
928          * offset + 6  (8  bit): IO flag condition index
929          * offset + 7  (8  bit): count
930          * offset + 8  (32 bit): register
931          * offset + 12 (16 bit): frequency 1
932          * ...
933          *
934          * Starting at offset + 12 there are "count" 16 bit frequencies (10kHz).
935          * Set PLL register "register" to coefficients for frequency n,
936          * selected by reading index "CRTC index" of "CRTC port" ANDed with
937          * "mask" and shifted right by "shift".
938          *
939          * If "IO flag condition index" > 0, and condition met, double
940          * frequency before setting it.
941          */
942
943         uint16_t crtcport = ROM16(bios->data[offset + 1]);
944         uint8_t crtcindex = bios->data[offset + 3];
945         uint8_t mask = bios->data[offset + 4];
946         uint8_t shift = bios->data[offset + 5];
947         int8_t io_flag_condition_idx = bios->data[offset + 6];
948         uint8_t count = bios->data[offset + 7];
949         uint32_t reg = ROM32(bios->data[offset + 8]);
950         uint8_t config;
951         uint16_t freq;
952         int len = 12 + count * 2;
953
954         if (!iexec->execute)
955                 return len;
956
957         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
958                       "Shift: 0x%02X, IO Flag Condition: 0x%02X, "
959                       "Count: 0x%02X, Reg: 0x%08X\n",
960                 offset, crtcport, crtcindex, mask, shift,
961                 io_flag_condition_idx, count, reg);
962
963         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
964         if (config > count) {
965                 NV_ERROR(bios->dev,
966                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
967                          offset, config, count);
968                 return len;
969         }
970
971         freq = ROM16(bios->data[offset + 12 + config * 2]);
972
973         if (io_flag_condition_idx > 0) {
974                 if (io_flag_condition_met(bios, offset, io_flag_condition_idx)) {
975                         BIOSLOG(bios, "0x%04X: Condition fulfilled -- "
976                                       "frequency doubled\n", offset);
977                         freq *= 2;
978                 } else
979                         BIOSLOG(bios, "0x%04X: Condition not fulfilled -- "
980                                       "frequency unchanged\n", offset);
981         }
982
983         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %d0kHz\n",
984                 offset, reg, config, freq);
985
986         setPLL(bios, reg, freq * 10);
987
988         return len;
989 }
990
991 static int
992 init_end_repeat(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
993 {
994         /*
995          * INIT_END_REPEAT   opcode: 0x36 ('6')
996          *
997          * offset      (8 bit): opcode
998          *
999          * Marks the end of the block for INIT_REPEAT to repeat
1000          */
1001
1002         /* no iexec->execute check by design */
1003
1004         /*
1005          * iexec->repeat flag necessary to go past INIT_END_REPEAT opcode when
1006          * we're not in repeat mode
1007          */
1008         if (iexec->repeat)
1009                 return 0;
1010
1011         return 1;
1012 }
1013
1014 static int
1015 init_copy(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1016 {
1017         /*
1018          * INIT_COPY   opcode: 0x37 ('7')
1019          *
1020          * offset      (8  bit): opcode
1021          * offset + 1  (32 bit): register
1022          * offset + 5  (8  bit): shift
1023          * offset + 6  (8  bit): srcmask
1024          * offset + 7  (16 bit): CRTC port
1025          * offset + 9  (8 bit): CRTC index
1026          * offset + 10  (8 bit): mask
1027          *
1028          * Read index "CRTC index" on "CRTC port", AND with "mask", OR with
1029          * (REGVAL("register") >> "shift" & "srcmask") and write-back to CRTC
1030          * port
1031          */
1032
1033         uint32_t reg = ROM32(bios->data[offset + 1]);
1034         uint8_t shift = bios->data[offset + 5];
1035         uint8_t srcmask = bios->data[offset + 6];
1036         uint16_t crtcport = ROM16(bios->data[offset + 7]);
1037         uint8_t crtcindex = bios->data[offset + 9];
1038         uint8_t mask = bios->data[offset + 10];
1039         uint32_t data;
1040         uint8_t crtcdata;
1041
1042         if (!iexec->execute)
1043                 return 11;
1044
1045         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%02X, "
1046                       "Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X\n",
1047                 offset, reg, shift, srcmask, crtcport, crtcindex, mask);
1048
1049         data = bios_rd32(bios, reg);
1050
1051         if (shift < 0x80)
1052                 data >>= shift;
1053         else
1054                 data <<= (0x100 - shift);
1055
1056         data &= srcmask;
1057
1058         crtcdata  = bios_idxprt_rd(bios, crtcport, crtcindex) & mask;
1059         crtcdata |= (uint8_t)data;
1060         bios_idxprt_wr(bios, crtcport, crtcindex, crtcdata);
1061
1062         return 11;
1063 }
1064
1065 static int
1066 init_not(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1067 {
1068         /*
1069          * INIT_NOT   opcode: 0x38 ('8')
1070          *
1071          * offset      (8  bit): opcode
1072          *
1073          * Invert the current execute / no-execute condition (i.e. "else")
1074          */
1075         if (iexec->execute)
1076                 BIOSLOG(bios, "0x%04X: ------ Skipping following commands  ------\n", offset);
1077         else
1078                 BIOSLOG(bios, "0x%04X: ------ Executing following commands ------\n", offset);
1079
1080         iexec->execute = !iexec->execute;
1081         return 1;
1082 }
1083
1084 static int
1085 init_io_flag_condition(struct nvbios *bios, uint16_t offset,
1086                        struct init_exec *iexec)
1087 {
1088         /*
1089          * INIT_IO_FLAG_CONDITION   opcode: 0x39 ('9')
1090          *
1091          * offset      (8 bit): opcode
1092          * offset + 1  (8 bit): condition number
1093          *
1094          * Check condition "condition number" in the IO flag condition table.
1095          * If condition not met skip subsequent opcodes until condition is
1096          * inverted (INIT_NOT), or we hit INIT_RESUME
1097          */
1098
1099         uint8_t cond = bios->data[offset + 1];
1100
1101         if (!iexec->execute)
1102                 return 2;
1103
1104         if (io_flag_condition_met(bios, offset, cond))
1105                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
1106         else {
1107                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
1108                 iexec->execute = false;
1109         }
1110
1111         return 2;
1112 }
1113
1114 static int
1115 init_dp_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1116 {
1117         /*
1118          * INIT_DP_CONDITION   opcode: 0x3A ('')
1119          *
1120          * offset      (8 bit): opcode
1121          * offset + 1  (8 bit): "sub" opcode
1122          * offset + 2  (8 bit): unknown
1123          *
1124          */
1125
1126         struct dcb_entry *dcb = bios->display.output;
1127         struct drm_device *dev = bios->dev;
1128         uint8_t cond = bios->data[offset + 1];
1129         uint8_t *table, *entry;
1130
1131         BIOSLOG(bios, "0x%04X: subop 0x%02X\n", offset, cond);
1132
1133         if (!iexec->execute)
1134                 return 3;
1135
1136         table = nouveau_dp_bios_data(dev, dcb, &entry);
1137         if (!table)
1138                 return 3;
1139
1140         switch (cond) {
1141         case 0:
1142                 entry = dcb_conn(dev, dcb->connector);
1143                 if (!entry || entry[0] != DCB_CONNECTOR_eDP)
1144                         iexec->execute = false;
1145                 break;
1146         case 1:
1147         case 2:
1148                 if ((table[0]  < 0x40 && !(entry[5] & cond)) ||
1149                     (table[0] == 0x40 && !(entry[4] & cond)))
1150                         iexec->execute = false;
1151                 break;
1152         case 5:
1153         {
1154                 struct nouveau_i2c_chan *auxch;
1155                 int ret;
1156
1157                 auxch = nouveau_i2c_find(dev, bios->display.output->i2c_index);
1158                 if (!auxch) {
1159                         NV_ERROR(dev, "0x%04X: couldn't get auxch\n", offset);
1160                         return 3;
1161                 }
1162
1163                 ret = nouveau_dp_auxch(auxch, 9, 0xd, &cond, 1);
1164                 if (ret) {
1165                         NV_ERROR(dev, "0x%04X: auxch rd fail: %d\n", offset, ret);
1166                         return 3;
1167                 }
1168
1169                 if (!(cond & 1))
1170                         iexec->execute = false;
1171         }
1172                 break;
1173         default:
1174                 NV_WARN(dev, "0x%04X: unknown INIT_3A op: %d\n", offset, cond);
1175                 break;
1176         }
1177
1178         if (iexec->execute)
1179                 BIOSLOG(bios, "0x%04X: continuing to execute\n", offset);
1180         else
1181                 BIOSLOG(bios, "0x%04X: skipping following commands\n", offset);
1182
1183         return 3;
1184 }
1185
1186 static int
1187 init_op_3b(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1188 {
1189         /*
1190          * INIT_3B   opcode: 0x3B ('')
1191          *
1192          * offset      (8 bit): opcode
1193          * offset + 1  (8 bit): crtc index
1194          *
1195          */
1196
1197         uint8_t or = ffs(bios->display.output->or) - 1;
1198         uint8_t index = bios->data[offset + 1];
1199         uint8_t data;
1200
1201         if (!iexec->execute)
1202                 return 2;
1203
1204         data = bios_idxprt_rd(bios, 0x3d4, index);
1205         bios_idxprt_wr(bios, 0x3d4, index, data & ~(1 << or));
1206         return 2;
1207 }
1208
1209 static int
1210 init_op_3c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1211 {
1212         /*
1213          * INIT_3C   opcode: 0x3C ('')
1214          *
1215          * offset      (8 bit): opcode
1216          * offset + 1  (8 bit): crtc index
1217          *
1218          */
1219
1220         uint8_t or = ffs(bios->display.output->or) - 1;
1221         uint8_t index = bios->data[offset + 1];
1222         uint8_t data;
1223
1224         if (!iexec->execute)
1225                 return 2;
1226
1227         data = bios_idxprt_rd(bios, 0x3d4, index);
1228         bios_idxprt_wr(bios, 0x3d4, index, data | (1 << or));
1229         return 2;
1230 }
1231
1232 static int
1233 init_idx_addr_latched(struct nvbios *bios, uint16_t offset,
1234                       struct init_exec *iexec)
1235 {
1236         /*
1237          * INIT_INDEX_ADDRESS_LATCHED   opcode: 0x49 ('I')
1238          *
1239          * offset      (8  bit): opcode
1240          * offset + 1  (32 bit): control register
1241          * offset + 5  (32 bit): data register
1242          * offset + 9  (32 bit): mask
1243          * offset + 13 (32 bit): data
1244          * offset + 17 (8  bit): count
1245          * offset + 18 (8  bit): address 1
1246          * offset + 19 (8  bit): data 1
1247          * ...
1248          *
1249          * For each of "count" address and data pairs, write "data n" to
1250          * "data register", read the current value of "control register",
1251          * and write it back once ANDed with "mask", ORed with "data",
1252          * and ORed with "address n"
1253          */
1254
1255         uint32_t controlreg = ROM32(bios->data[offset + 1]);
1256         uint32_t datareg = ROM32(bios->data[offset + 5]);
1257         uint32_t mask = ROM32(bios->data[offset + 9]);
1258         uint32_t data = ROM32(bios->data[offset + 13]);
1259         uint8_t count = bios->data[offset + 17];
1260         int len = 18 + count * 2;
1261         uint32_t value;
1262         int i;
1263
1264         if (!iexec->execute)
1265                 return len;
1266
1267         BIOSLOG(bios, "0x%04X: ControlReg: 0x%08X, DataReg: 0x%08X, "
1268                       "Mask: 0x%08X, Data: 0x%08X, Count: 0x%02X\n",
1269                 offset, controlreg, datareg, mask, data, count);
1270
1271         for (i = 0; i < count; i++) {
1272                 uint8_t instaddress = bios->data[offset + 18 + i * 2];
1273                 uint8_t instdata = bios->data[offset + 19 + i * 2];
1274
1275                 BIOSLOG(bios, "0x%04X: Address: 0x%02X, Data: 0x%02X\n",
1276                         offset, instaddress, instdata);
1277
1278                 bios_wr32(bios, datareg, instdata);
1279                 value  = bios_rd32(bios, controlreg) & mask;
1280                 value |= data;
1281                 value |= instaddress;
1282                 bios_wr32(bios, controlreg, value);
1283         }
1284
1285         return len;
1286 }
1287
1288 static int
1289 init_io_restrict_pll2(struct nvbios *bios, uint16_t offset,
1290                       struct init_exec *iexec)
1291 {
1292         /*
1293          * INIT_IO_RESTRICT_PLL2   opcode: 0x4A ('J')
1294          *
1295          * offset      (8  bit): opcode
1296          * offset + 1  (16 bit): CRTC port
1297          * offset + 3  (8  bit): CRTC index
1298          * offset + 4  (8  bit): mask
1299          * offset + 5  (8  bit): shift
1300          * offset + 6  (8  bit): count
1301          * offset + 7  (32 bit): register
1302          * offset + 11 (32 bit): frequency 1
1303          * ...
1304          *
1305          * Starting at offset + 11 there are "count" 32 bit frequencies (kHz).
1306          * Set PLL register "register" to coefficients for frequency n,
1307          * selected by reading index "CRTC index" of "CRTC port" ANDed with
1308          * "mask" and shifted right by "shift".
1309          */
1310
1311         uint16_t crtcport = ROM16(bios->data[offset + 1]);
1312         uint8_t crtcindex = bios->data[offset + 3];
1313         uint8_t mask = bios->data[offset + 4];
1314         uint8_t shift = bios->data[offset + 5];
1315         uint8_t count = bios->data[offset + 6];
1316         uint32_t reg = ROM32(bios->data[offset + 7]);
1317         int len = 11 + count * 4;
1318         uint8_t config;
1319         uint32_t freq;
1320
1321         if (!iexec->execute)
1322                 return len;
1323
1324         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
1325                       "Shift: 0x%02X, Count: 0x%02X, Reg: 0x%08X\n",
1326                 offset, crtcport, crtcindex, mask, shift, count, reg);
1327
1328         if (!reg)
1329                 return len;
1330
1331         config = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) >> shift;
1332         if (config > count) {
1333                 NV_ERROR(bios->dev,
1334                          "0x%04X: Config 0x%02X exceeds maximal bound 0x%02X\n",
1335                          offset, config, count);
1336                 return len;
1337         }
1338
1339         freq = ROM32(bios->data[offset + 11 + config * 4]);
1340
1341         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Config: 0x%02X, Freq: %dkHz\n",
1342                 offset, reg, config, freq);
1343
1344         setPLL(bios, reg, freq);
1345
1346         return len;
1347 }
1348
1349 static int
1350 init_pll2(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1351 {
1352         /*
1353          * INIT_PLL2   opcode: 0x4B ('K')
1354          *
1355          * offset      (8  bit): opcode
1356          * offset + 1  (32 bit): register
1357          * offset + 5  (32 bit): freq
1358          *
1359          * Set PLL register "register" to coefficients for frequency "freq"
1360          */
1361
1362         uint32_t reg = ROM32(bios->data[offset + 1]);
1363         uint32_t freq = ROM32(bios->data[offset + 5]);
1364
1365         if (!iexec->execute)
1366                 return 9;
1367
1368         BIOSLOG(bios, "0x%04X: Reg: 0x%04X, Freq: %dkHz\n",
1369                 offset, reg, freq);
1370
1371         setPLL(bios, reg, freq);
1372         return 9;
1373 }
1374
1375 static int
1376 init_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1377 {
1378         /*
1379          * INIT_I2C_BYTE   opcode: 0x4C ('L')
1380          *
1381          * offset      (8 bit): opcode
1382          * offset + 1  (8 bit): DCB I2C table entry index
1383          * offset + 2  (8 bit): I2C slave address
1384          * offset + 3  (8 bit): count
1385          * offset + 4  (8 bit): I2C register 1
1386          * offset + 5  (8 bit): mask 1
1387          * offset + 6  (8 bit): data 1
1388          * ...
1389          *
1390          * For each of "count" registers given by "I2C register n" on the device
1391          * addressed by "I2C slave address" on the I2C bus given by
1392          * "DCB I2C table entry index", read the register, AND the result with
1393          * "mask n" and OR it with "data n" before writing it back to the device
1394          */
1395
1396         struct drm_device *dev = bios->dev;
1397         uint8_t i2c_index = bios->data[offset + 1];
1398         uint8_t i2c_address = bios->data[offset + 2] >> 1;
1399         uint8_t count = bios->data[offset + 3];
1400         struct nouveau_i2c_chan *chan;
1401         int len = 4 + count * 3;
1402         int ret, i;
1403
1404         if (!iexec->execute)
1405                 return len;
1406
1407         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1408                       "Count: 0x%02X\n",
1409                 offset, i2c_index, i2c_address, count);
1410
1411         chan = init_i2c_device_find(dev, i2c_index);
1412         if (!chan) {
1413                 NV_ERROR(dev, "0x%04X: i2c bus not found\n", offset);
1414                 return len;
1415         }
1416
1417         for (i = 0; i < count; i++) {
1418                 uint8_t reg = bios->data[offset + 4 + i * 3];
1419                 uint8_t mask = bios->data[offset + 5 + i * 3];
1420                 uint8_t data = bios->data[offset + 6 + i * 3];
1421                 union i2c_smbus_data val;
1422
1423                 ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
1424                                      I2C_SMBUS_READ, reg,
1425                                      I2C_SMBUS_BYTE_DATA, &val);
1426                 if (ret < 0) {
1427                         NV_ERROR(dev, "0x%04X: i2c rd fail: %d\n", offset, ret);
1428                         return len;
1429                 }
1430
1431                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
1432                               "Mask: 0x%02X, Data: 0x%02X\n",
1433                         offset, reg, val.byte, mask, data);
1434
1435                 if (!bios->execute)
1436                         continue;
1437
1438                 val.byte &= mask;
1439                 val.byte |= data;
1440                 ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
1441                                      I2C_SMBUS_WRITE, reg,
1442                                      I2C_SMBUS_BYTE_DATA, &val);
1443                 if (ret < 0) {
1444                         NV_ERROR(dev, "0x%04X: i2c wr fail: %d\n", offset, ret);
1445                         return len;
1446                 }
1447         }
1448
1449         return len;
1450 }
1451
1452 static int
1453 init_zm_i2c_byte(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1454 {
1455         /*
1456          * INIT_ZM_I2C_BYTE   opcode: 0x4D ('M')
1457          *
1458          * offset      (8 bit): opcode
1459          * offset + 1  (8 bit): DCB I2C table entry index
1460          * offset + 2  (8 bit): I2C slave address
1461          * offset + 3  (8 bit): count
1462          * offset + 4  (8 bit): I2C register 1
1463          * offset + 5  (8 bit): data 1
1464          * ...
1465          *
1466          * For each of "count" registers given by "I2C register n" on the device
1467          * addressed by "I2C slave address" on the I2C bus given by
1468          * "DCB I2C table entry index", set the register to "data n"
1469          */
1470
1471         struct drm_device *dev = bios->dev;
1472         uint8_t i2c_index = bios->data[offset + 1];
1473         uint8_t i2c_address = bios->data[offset + 2] >> 1;
1474         uint8_t count = bios->data[offset + 3];
1475         struct nouveau_i2c_chan *chan;
1476         int len = 4 + count * 2;
1477         int ret, i;
1478
1479         if (!iexec->execute)
1480                 return len;
1481
1482         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1483                       "Count: 0x%02X\n",
1484                 offset, i2c_index, i2c_address, count);
1485
1486         chan = init_i2c_device_find(dev, i2c_index);
1487         if (!chan) {
1488                 NV_ERROR(dev, "0x%04X: i2c bus not found\n", offset);
1489                 return len;
1490         }
1491
1492         for (i = 0; i < count; i++) {
1493                 uint8_t reg = bios->data[offset + 4 + i * 2];
1494                 union i2c_smbus_data val;
1495
1496                 val.byte = bios->data[offset + 5 + i * 2];
1497
1498                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Data: 0x%02X\n",
1499                         offset, reg, val.byte);
1500
1501                 if (!bios->execute)
1502                         continue;
1503
1504                 ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
1505                                      I2C_SMBUS_WRITE, reg,
1506                                      I2C_SMBUS_BYTE_DATA, &val);
1507                 if (ret < 0) {
1508                         NV_ERROR(dev, "0x%04X: i2c wr fail: %d\n", offset, ret);
1509                         return len;
1510                 }
1511         }
1512
1513         return len;
1514 }
1515
1516 static int
1517 init_zm_i2c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1518 {
1519         /*
1520          * INIT_ZM_I2C   opcode: 0x4E ('N')
1521          *
1522          * offset      (8 bit): opcode
1523          * offset + 1  (8 bit): DCB I2C table entry index
1524          * offset + 2  (8 bit): I2C slave address
1525          * offset + 3  (8 bit): count
1526          * offset + 4  (8 bit): data 1
1527          * ...
1528          *
1529          * Send "count" bytes ("data n") to the device addressed by "I2C slave
1530          * address" on the I2C bus given by "DCB I2C table entry index"
1531          */
1532
1533         struct drm_device *dev = bios->dev;
1534         uint8_t i2c_index = bios->data[offset + 1];
1535         uint8_t i2c_address = bios->data[offset + 2] >> 1;
1536         uint8_t count = bios->data[offset + 3];
1537         int len = 4 + count;
1538         struct nouveau_i2c_chan *chan;
1539         struct i2c_msg msg;
1540         uint8_t data[256];
1541         int ret, i;
1542
1543         if (!iexec->execute)
1544                 return len;
1545
1546         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X, "
1547                       "Count: 0x%02X\n",
1548                 offset, i2c_index, i2c_address, count);
1549
1550         chan = init_i2c_device_find(dev, i2c_index);
1551         if (!chan) {
1552                 NV_ERROR(dev, "0x%04X: i2c bus not found\n", offset);
1553                 return len;
1554         }
1555
1556         for (i = 0; i < count; i++) {
1557                 data[i] = bios->data[offset + 4 + i];
1558
1559                 BIOSLOG(bios, "0x%04X: Data: 0x%02X\n", offset, data[i]);
1560         }
1561
1562         if (bios->execute) {
1563                 msg.addr = i2c_address;
1564                 msg.flags = 0;
1565                 msg.len = count;
1566                 msg.buf = data;
1567                 ret = i2c_transfer(&chan->adapter, &msg, 1);
1568                 if (ret != 1) {
1569                         NV_ERROR(dev, "0x%04X: i2c wr fail: %d\n", offset, ret);
1570                         return len;
1571                 }
1572         }
1573
1574         return len;
1575 }
1576
1577 static int
1578 init_tmds(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1579 {
1580         /*
1581          * INIT_TMDS   opcode: 0x4F ('O')       (non-canon name)
1582          *
1583          * offset      (8 bit): opcode
1584          * offset + 1  (8 bit): magic lookup value
1585          * offset + 2  (8 bit): TMDS address
1586          * offset + 3  (8 bit): mask
1587          * offset + 4  (8 bit): data
1588          *
1589          * Read the data reg for TMDS address "TMDS address", AND it with mask
1590          * and OR it with data, then write it back
1591          * "magic lookup value" determines which TMDS base address register is
1592          * used -- see get_tmds_index_reg()
1593          */
1594
1595         struct drm_device *dev = bios->dev;
1596         uint8_t mlv = bios->data[offset + 1];
1597         uint32_t tmdsaddr = bios->data[offset + 2];
1598         uint8_t mask = bios->data[offset + 3];
1599         uint8_t data = bios->data[offset + 4];
1600         uint32_t reg, value;
1601
1602         if (!iexec->execute)
1603                 return 5;
1604
1605         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, TMDSAddr: 0x%02X, "
1606                       "Mask: 0x%02X, Data: 0x%02X\n",
1607                 offset, mlv, tmdsaddr, mask, data);
1608
1609         reg = get_tmds_index_reg(bios->dev, mlv);
1610         if (!reg) {
1611                 NV_ERROR(dev, "0x%04X: no tmds_index_reg\n", offset);
1612                 return 5;
1613         }
1614
1615         bios_wr32(bios, reg,
1616                   tmdsaddr | NV_PRAMDAC_FP_TMDS_CONTROL_WRITE_DISABLE);
1617         value = (bios_rd32(bios, reg + 4) & mask) | data;
1618         bios_wr32(bios, reg + 4, value);
1619         bios_wr32(bios, reg, tmdsaddr);
1620
1621         return 5;
1622 }
1623
1624 static int
1625 init_zm_tmds_group(struct nvbios *bios, uint16_t offset,
1626                    struct init_exec *iexec)
1627 {
1628         /*
1629          * INIT_ZM_TMDS_GROUP   opcode: 0x50 ('P')      (non-canon name)
1630          *
1631          * offset      (8 bit): opcode
1632          * offset + 1  (8 bit): magic lookup value
1633          * offset + 2  (8 bit): count
1634          * offset + 3  (8 bit): addr 1
1635          * offset + 4  (8 bit): data 1
1636          * ...
1637          *
1638          * For each of "count" TMDS address and data pairs write "data n" to
1639          * "addr n".  "magic lookup value" determines which TMDS base address
1640          * register is used -- see get_tmds_index_reg()
1641          */
1642
1643         struct drm_device *dev = bios->dev;
1644         uint8_t mlv = bios->data[offset + 1];
1645         uint8_t count = bios->data[offset + 2];
1646         int len = 3 + count * 2;
1647         uint32_t reg;
1648         int i;
1649
1650         if (!iexec->execute)
1651                 return len;
1652
1653         BIOSLOG(bios, "0x%04X: MagicLookupValue: 0x%02X, Count: 0x%02X\n",
1654                 offset, mlv, count);
1655
1656         reg = get_tmds_index_reg(bios->dev, mlv);
1657         if (!reg) {
1658                 NV_ERROR(dev, "0x%04X: no tmds_index_reg\n", offset);
1659                 return len;
1660         }
1661
1662         for (i = 0; i < count; i++) {
1663                 uint8_t tmdsaddr = bios->data[offset + 3 + i * 2];
1664                 uint8_t tmdsdata = bios->data[offset + 4 + i * 2];
1665
1666                 bios_wr32(bios, reg + 4, tmdsdata);
1667                 bios_wr32(bios, reg, tmdsaddr);
1668         }
1669
1670         return len;
1671 }
1672
1673 static int
1674 init_cr_idx_adr_latch(struct nvbios *bios, uint16_t offset,
1675                       struct init_exec *iexec)
1676 {
1677         /*
1678          * INIT_CR_INDEX_ADDRESS_LATCHED   opcode: 0x51 ('Q')
1679          *
1680          * offset      (8 bit): opcode
1681          * offset + 1  (8 bit): CRTC index1
1682          * offset + 2  (8 bit): CRTC index2
1683          * offset + 3  (8 bit): baseaddr
1684          * offset + 4  (8 bit): count
1685          * offset + 5  (8 bit): data 1
1686          * ...
1687          *
1688          * For each of "count" address and data pairs, write "baseaddr + n" to
1689          * "CRTC index1" and "data n" to "CRTC index2"
1690          * Once complete, restore initial value read from "CRTC index1"
1691          */
1692         uint8_t crtcindex1 = bios->data[offset + 1];
1693         uint8_t crtcindex2 = bios->data[offset + 2];
1694         uint8_t baseaddr = bios->data[offset + 3];
1695         uint8_t count = bios->data[offset + 4];
1696         int len = 5 + count;
1697         uint8_t oldaddr, data;
1698         int i;
1699
1700         if (!iexec->execute)
1701                 return len;
1702
1703         BIOSLOG(bios, "0x%04X: Index1: 0x%02X, Index2: 0x%02X, "
1704                       "BaseAddr: 0x%02X, Count: 0x%02X\n",
1705                 offset, crtcindex1, crtcindex2, baseaddr, count);
1706
1707         oldaddr = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex1);
1708
1709         for (i = 0; i < count; i++) {
1710                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1,
1711                                      baseaddr + i);
1712                 data = bios->data[offset + 5 + i];
1713                 bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex2, data);
1714         }
1715
1716         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex1, oldaddr);
1717
1718         return len;
1719 }
1720
1721 static int
1722 init_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1723 {
1724         /*
1725          * INIT_CR   opcode: 0x52 ('R')
1726          *
1727          * offset      (8  bit): opcode
1728          * offset + 1  (8  bit): CRTC index
1729          * offset + 2  (8  bit): mask
1730          * offset + 3  (8  bit): data
1731          *
1732          * Assign the value of at "CRTC index" ANDed with mask and ORed with
1733          * data back to "CRTC index"
1734          */
1735
1736         uint8_t crtcindex = bios->data[offset + 1];
1737         uint8_t mask = bios->data[offset + 2];
1738         uint8_t data = bios->data[offset + 3];
1739         uint8_t value;
1740
1741         if (!iexec->execute)
1742                 return 4;
1743
1744         BIOSLOG(bios, "0x%04X: Index: 0x%02X, Mask: 0x%02X, Data: 0x%02X\n",
1745                 offset, crtcindex, mask, data);
1746
1747         value  = bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, crtcindex) & mask;
1748         value |= data;
1749         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, value);
1750
1751         return 4;
1752 }
1753
1754 static int
1755 init_zm_cr(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1756 {
1757         /*
1758          * INIT_ZM_CR   opcode: 0x53 ('S')
1759          *
1760          * offset      (8 bit): opcode
1761          * offset + 1  (8 bit): CRTC index
1762          * offset + 2  (8 bit): value
1763          *
1764          * Assign "value" to CRTC register with index "CRTC index".
1765          */
1766
1767         uint8_t crtcindex = ROM32(bios->data[offset + 1]);
1768         uint8_t data = bios->data[offset + 2];
1769
1770         if (!iexec->execute)
1771                 return 3;
1772
1773         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR, crtcindex, data);
1774
1775         return 3;
1776 }
1777
1778 static int
1779 init_zm_cr_group(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1780 {
1781         /*
1782          * INIT_ZM_CR_GROUP   opcode: 0x54 ('T')
1783          *
1784          * offset      (8 bit): opcode
1785          * offset + 1  (8 bit): count
1786          * offset + 2  (8 bit): CRTC index 1
1787          * offset + 3  (8 bit): value 1
1788          * ...
1789          *
1790          * For "count", assign "value n" to CRTC register with index
1791          * "CRTC index n".
1792          */
1793
1794         uint8_t count = bios->data[offset + 1];
1795         int len = 2 + count * 2;
1796         int i;
1797
1798         if (!iexec->execute)
1799                 return len;
1800
1801         for (i = 0; i < count; i++)
1802                 init_zm_cr(bios, offset + 2 + 2 * i - 1, iexec);
1803
1804         return len;
1805 }
1806
1807 static int
1808 init_condition_time(struct nvbios *bios, uint16_t offset,
1809                     struct init_exec *iexec)
1810 {
1811         /*
1812          * INIT_CONDITION_TIME   opcode: 0x56 ('V')
1813          *
1814          * offset      (8 bit): opcode
1815          * offset + 1  (8 bit): condition number
1816          * offset + 2  (8 bit): retries / 50
1817          *
1818          * Check condition "condition number" in the condition table.
1819          * Bios code then sleeps for 2ms if the condition is not met, and
1820          * repeats up to "retries" times, but on one C51 this has proved
1821          * insufficient.  In mmiotraces the driver sleeps for 20ms, so we do
1822          * this, and bail after "retries" times, or 2s, whichever is less.
1823          * If still not met after retries, clear execution flag for this table.
1824          */
1825
1826         uint8_t cond = bios->data[offset + 1];
1827         uint16_t retries = bios->data[offset + 2] * 50;
1828         unsigned cnt;
1829
1830         if (!iexec->execute)
1831                 return 3;
1832
1833         if (retries > 100)
1834                 retries = 100;
1835
1836         BIOSLOG(bios, "0x%04X: Condition: 0x%02X, Retries: 0x%02X\n",
1837                 offset, cond, retries);
1838
1839         if (!bios->execute) /* avoid 2s delays when "faking" execution */
1840                 retries = 1;
1841
1842         for (cnt = 0; cnt < retries; cnt++) {
1843                 if (bios_condition_met(bios, offset, cond)) {
1844                         BIOSLOG(bios, "0x%04X: Condition met, continuing\n",
1845                                                                 offset);
1846                         break;
1847                 } else {
1848                         BIOSLOG(bios, "0x%04X: "
1849                                 "Condition not met, sleeping for 20ms\n",
1850                                                                 offset);
1851                         mdelay(20);
1852                 }
1853         }
1854
1855         if (!bios_condition_met(bios, offset, cond)) {
1856                 NV_WARN(bios->dev,
1857                         "0x%04X: Condition still not met after %dms, "
1858                         "skipping following opcodes\n", offset, 20 * retries);
1859                 iexec->execute = false;
1860         }
1861
1862         return 3;
1863 }
1864
1865 static int
1866 init_ltime(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1867 {
1868         /*
1869          * INIT_LTIME   opcode: 0x57 ('V')
1870          *
1871          * offset      (8  bit): opcode
1872          * offset + 1  (16 bit): time
1873          *
1874          * Sleep for "time" milliseconds.
1875          */
1876
1877         unsigned time = ROM16(bios->data[offset + 1]);
1878
1879         if (!iexec->execute)
1880                 return 3;
1881
1882         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X milliseconds\n",
1883                 offset, time);
1884
1885         mdelay(time);
1886
1887         return 3;
1888 }
1889
1890 static int
1891 init_zm_reg_sequence(struct nvbios *bios, uint16_t offset,
1892                      struct init_exec *iexec)
1893 {
1894         /*
1895          * INIT_ZM_REG_SEQUENCE   opcode: 0x58 ('X')
1896          *
1897          * offset      (8  bit): opcode
1898          * offset + 1  (32 bit): base register
1899          * offset + 5  (8  bit): count
1900          * offset + 6  (32 bit): value 1
1901          * ...
1902          *
1903          * Starting at offset + 6 there are "count" 32 bit values.
1904          * For "count" iterations set "base register" + 4 * current_iteration
1905          * to "value current_iteration"
1906          */
1907
1908         uint32_t basereg = ROM32(bios->data[offset + 1]);
1909         uint32_t count = bios->data[offset + 5];
1910         int len = 6 + count * 4;
1911         int i;
1912
1913         if (!iexec->execute)
1914                 return len;
1915
1916         BIOSLOG(bios, "0x%04X: BaseReg: 0x%08X, Count: 0x%02X\n",
1917                 offset, basereg, count);
1918
1919         for (i = 0; i < count; i++) {
1920                 uint32_t reg = basereg + i * 4;
1921                 uint32_t data = ROM32(bios->data[offset + 6 + i * 4]);
1922
1923                 bios_wr32(bios, reg, data);
1924         }
1925
1926         return len;
1927 }
1928
1929 static int
1930 init_sub_direct(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1931 {
1932         /*
1933          * INIT_SUB_DIRECT   opcode: 0x5B ('[')
1934          *
1935          * offset      (8  bit): opcode
1936          * offset + 1  (16 bit): subroutine offset (in bios)
1937          *
1938          * Calls a subroutine that will execute commands until INIT_DONE
1939          * is found.
1940          */
1941
1942         uint16_t sub_offset = ROM16(bios->data[offset + 1]);
1943
1944         if (!iexec->execute)
1945                 return 3;
1946
1947         BIOSLOG(bios, "0x%04X: Executing subroutine at 0x%04X\n",
1948                 offset, sub_offset);
1949
1950         parse_init_table(bios, sub_offset, iexec);
1951
1952         BIOSLOG(bios, "0x%04X: End of 0x%04X subroutine\n", offset, sub_offset);
1953
1954         return 3;
1955 }
1956
1957 static int
1958 init_jump(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1959 {
1960         /*
1961          * INIT_JUMP   opcode: 0x5C ('\')
1962          *
1963          * offset      (8  bit): opcode
1964          * offset + 1  (16 bit): offset (in bios)
1965          *
1966          * Continue execution of init table from 'offset'
1967          */
1968
1969         uint16_t jmp_offset = ROM16(bios->data[offset + 1]);
1970
1971         if (!iexec->execute)
1972                 return 3;
1973
1974         BIOSLOG(bios, "0x%04X: Jump to 0x%04X\n", offset, jmp_offset);
1975         return jmp_offset - offset;
1976 }
1977
1978 static int
1979 init_i2c_if(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
1980 {
1981         /*
1982          * INIT_I2C_IF   opcode: 0x5E ('^')
1983          *
1984          * offset      (8 bit): opcode
1985          * offset + 1  (8 bit): DCB I2C table entry index
1986          * offset + 2  (8 bit): I2C slave address
1987          * offset + 3  (8 bit): I2C register
1988          * offset + 4  (8 bit): mask
1989          * offset + 5  (8 bit): data
1990          *
1991          * Read the register given by "I2C register" on the device addressed
1992          * by "I2C slave address" on the I2C bus given by "DCB I2C table
1993          * entry index". Compare the result AND "mask" to "data".
1994          * If they're not equal, skip subsequent opcodes until condition is
1995          * inverted (INIT_NOT), or we hit INIT_RESUME
1996          */
1997
1998         uint8_t i2c_index = bios->data[offset + 1];
1999         uint8_t i2c_address = bios->data[offset + 2] >> 1;
2000         uint8_t reg = bios->data[offset + 3];
2001         uint8_t mask = bios->data[offset + 4];
2002         uint8_t data = bios->data[offset + 5];
2003         struct nouveau_i2c_chan *chan;
2004         union i2c_smbus_data val;
2005         int ret;
2006
2007         /* no execute check by design */
2008
2009         BIOSLOG(bios, "0x%04X: DCBI2CIndex: 0x%02X, I2CAddress: 0x%02X\n",
2010                 offset, i2c_index, i2c_address);
2011
2012         chan = init_i2c_device_find(bios->dev, i2c_index);
2013         if (!chan)
2014                 return -ENODEV;
2015
2016         ret = i2c_smbus_xfer(&chan->adapter, i2c_address, 0,
2017                              I2C_SMBUS_READ, reg,
2018                              I2C_SMBUS_BYTE_DATA, &val);
2019         if (ret < 0) {
2020                 BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: [no device], "
2021                               "Mask: 0x%02X, Data: 0x%02X\n",
2022                         offset, reg, mask, data);
2023                 iexec->execute = 0;
2024                 return 6;
2025         }
2026
2027         BIOSLOG(bios, "0x%04X: I2CReg: 0x%02X, Value: 0x%02X, "
2028                       "Mask: 0x%02X, Data: 0x%02X\n",
2029                 offset, reg, val.byte, mask, data);
2030
2031         iexec->execute = ((val.byte & mask) == data);
2032
2033         return 6;
2034 }
2035
2036 static int
2037 init_copy_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2038 {
2039         /*
2040          * INIT_COPY_NV_REG   opcode: 0x5F ('_')
2041          *
2042          * offset      (8  bit): opcode
2043          * offset + 1  (32 bit): src reg
2044          * offset + 5  (8  bit): shift
2045          * offset + 6  (32 bit): src mask
2046          * offset + 10 (32 bit): xor
2047          * offset + 14 (32 bit): dst reg
2048          * offset + 18 (32 bit): dst mask
2049          *
2050          * Shift REGVAL("src reg") right by (signed) "shift", AND result with
2051          * "src mask", then XOR with "xor". Write this OR'd with
2052          * (REGVAL("dst reg") AND'd with "dst mask") to "dst reg"
2053          */
2054
2055         uint32_t srcreg = *((uint32_t *)(&bios->data[offset + 1]));
2056         uint8_t shift = bios->data[offset + 5];
2057         uint32_t srcmask = *((uint32_t *)(&bios->data[offset + 6]));
2058         uint32_t xor = *((uint32_t *)(&bios->data[offset + 10]));
2059         uint32_t dstreg = *((uint32_t *)(&bios->data[offset + 14]));
2060         uint32_t dstmask = *((uint32_t *)(&bios->data[offset + 18]));
2061         uint32_t srcvalue, dstvalue;
2062
2063         if (!iexec->execute)
2064                 return 22;
2065
2066         BIOSLOG(bios, "0x%04X: SrcReg: 0x%08X, Shift: 0x%02X, SrcMask: 0x%08X, "
2067                       "Xor: 0x%08X, DstReg: 0x%08X, DstMask: 0x%08X\n",
2068                 offset, srcreg, shift, srcmask, xor, dstreg, dstmask);
2069
2070         srcvalue = bios_rd32(bios, srcreg);
2071
2072         if (shift < 0x80)
2073                 srcvalue >>= shift;
2074         else
2075                 srcvalue <<= (0x100 - shift);
2076
2077         srcvalue = (srcvalue & srcmask) ^ xor;
2078
2079         dstvalue = bios_rd32(bios, dstreg) & dstmask;
2080
2081         bios_wr32(bios, dstreg, dstvalue | srcvalue);
2082
2083         return 22;
2084 }
2085
2086 static int
2087 init_zm_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2088 {
2089         /*
2090          * INIT_ZM_INDEX_IO   opcode: 0x62 ('b')
2091          *
2092          * offset      (8  bit): opcode
2093          * offset + 1  (16 bit): CRTC port
2094          * offset + 3  (8  bit): CRTC index
2095          * offset + 4  (8  bit): data
2096          *
2097          * Write "data" to index "CRTC index" of "CRTC port"
2098          */
2099         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2100         uint8_t crtcindex = bios->data[offset + 3];
2101         uint8_t data = bios->data[offset + 4];
2102
2103         if (!iexec->execute)
2104                 return 5;
2105
2106         bios_idxprt_wr(bios, crtcport, crtcindex, data);
2107
2108         return 5;
2109 }
2110
2111 static inline void
2112 bios_md32(struct nvbios *bios, uint32_t reg,
2113           uint32_t mask, uint32_t val)
2114 {
2115         bios_wr32(bios, reg, (bios_rd32(bios, reg) & ~mask) | val);
2116 }
2117
2118 static uint32_t
2119 peek_fb(struct drm_device *dev, struct io_mapping *fb,
2120         uint32_t off)
2121 {
2122         uint32_t val = 0;
2123
2124         if (off < pci_resource_len(dev->pdev, 1)) {
2125                 uint8_t __iomem *p =
2126                         io_mapping_map_atomic_wc(fb, off & PAGE_MASK);
2127
2128                 val = ioread32(p + (off & ~PAGE_MASK));
2129
2130                 io_mapping_unmap_atomic(p);
2131         }
2132
2133         return val;
2134 }
2135
2136 static void
2137 poke_fb(struct drm_device *dev, struct io_mapping *fb,
2138         uint32_t off, uint32_t val)
2139 {
2140         if (off < pci_resource_len(dev->pdev, 1)) {
2141                 uint8_t __iomem *p =
2142                         io_mapping_map_atomic_wc(fb, off & PAGE_MASK);
2143
2144                 iowrite32(val, p + (off & ~PAGE_MASK));
2145                 wmb();
2146
2147                 io_mapping_unmap_atomic(p);
2148         }
2149 }
2150
2151 static inline bool
2152 read_back_fb(struct drm_device *dev, struct io_mapping *fb,
2153              uint32_t off, uint32_t val)
2154 {
2155         poke_fb(dev, fb, off, val);
2156         return val == peek_fb(dev, fb, off);
2157 }
2158
2159 static int
2160 nv04_init_compute_mem(struct nvbios *bios)
2161 {
2162         struct drm_device *dev = bios->dev;
2163         uint32_t patt = 0xdeadbeef;
2164         struct io_mapping *fb;
2165         int i;
2166
2167         /* Map the framebuffer aperture */
2168         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2169                                   pci_resource_len(dev->pdev, 1));
2170         if (!fb)
2171                 return -ENOMEM;
2172
2173         /* Sequencer and refresh off */
2174         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) | 0x20);
2175         bios_md32(bios, NV04_PFB_DEBUG_0, 0, NV04_PFB_DEBUG_0_REFRESH_OFF);
2176
2177         bios_md32(bios, NV04_PFB_BOOT_0, ~0,
2178                   NV04_PFB_BOOT_0_RAM_AMOUNT_16MB |
2179                   NV04_PFB_BOOT_0_RAM_WIDTH_128 |
2180                   NV04_PFB_BOOT_0_RAM_TYPE_SGRAM_16MBIT);
2181
2182         for (i = 0; i < 4; i++)
2183                 poke_fb(dev, fb, 4 * i, patt);
2184
2185         poke_fb(dev, fb, 0x400000, patt + 1);
2186
2187         if (peek_fb(dev, fb, 0) == patt + 1) {
2188                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_TYPE,
2189                           NV04_PFB_BOOT_0_RAM_TYPE_SDRAM_16MBIT);
2190                 bios_md32(bios, NV04_PFB_DEBUG_0,
2191                           NV04_PFB_DEBUG_0_REFRESH_OFF, 0);
2192
2193                 for (i = 0; i < 4; i++)
2194                         poke_fb(dev, fb, 4 * i, patt);
2195
2196                 if ((peek_fb(dev, fb, 0xc) & 0xffff) != (patt & 0xffff))
2197                         bios_md32(bios, NV04_PFB_BOOT_0,
2198                                   NV04_PFB_BOOT_0_RAM_WIDTH_128 |
2199                                   NV04_PFB_BOOT_0_RAM_AMOUNT,
2200                                   NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2201
2202         } else if ((peek_fb(dev, fb, 0xc) & 0xffff0000) !=
2203                    (patt & 0xffff0000)) {
2204                 bios_md32(bios, NV04_PFB_BOOT_0,
2205                           NV04_PFB_BOOT_0_RAM_WIDTH_128 |
2206                           NV04_PFB_BOOT_0_RAM_AMOUNT,
2207                           NV04_PFB_BOOT_0_RAM_AMOUNT_4MB);
2208
2209         } else if (peek_fb(dev, fb, 0) != patt) {
2210                 if (read_back_fb(dev, fb, 0x800000, patt))
2211                         bios_md32(bios, NV04_PFB_BOOT_0,
2212                                   NV04_PFB_BOOT_0_RAM_AMOUNT,
2213                                   NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2214                 else
2215                         bios_md32(bios, NV04_PFB_BOOT_0,
2216                                   NV04_PFB_BOOT_0_RAM_AMOUNT,
2217                                   NV04_PFB_BOOT_0_RAM_AMOUNT_4MB);
2218
2219                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_TYPE,
2220                           NV04_PFB_BOOT_0_RAM_TYPE_SGRAM_8MBIT);
2221
2222         } else if (!read_back_fb(dev, fb, 0x800000, patt)) {
2223                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2224                           NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2225
2226         }
2227
2228         /* Refresh on, sequencer on */
2229         bios_md32(bios, NV04_PFB_DEBUG_0, NV04_PFB_DEBUG_0_REFRESH_OFF, 0);
2230         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) & ~0x20);
2231
2232         io_mapping_free(fb);
2233         return 0;
2234 }
2235
2236 static const uint8_t *
2237 nv05_memory_config(struct nvbios *bios)
2238 {
2239         /* Defaults for BIOSes lacking a memory config table */
2240         static const uint8_t default_config_tab[][2] = {
2241                 { 0x24, 0x00 },
2242                 { 0x28, 0x00 },
2243                 { 0x24, 0x01 },
2244                 { 0x1f, 0x00 },
2245                 { 0x0f, 0x00 },
2246                 { 0x17, 0x00 },
2247                 { 0x06, 0x00 },
2248                 { 0x00, 0x00 }
2249         };
2250         int i = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) &
2251                  NV_PEXTDEV_BOOT_0_RAMCFG) >> 2;
2252
2253         if (bios->legacy.mem_init_tbl_ptr)
2254                 return &bios->data[bios->legacy.mem_init_tbl_ptr + 2 * i];
2255         else
2256                 return default_config_tab[i];
2257 }
2258
2259 static int
2260 nv05_init_compute_mem(struct nvbios *bios)
2261 {
2262         struct drm_device *dev = bios->dev;
2263         const uint8_t *ramcfg = nv05_memory_config(bios);
2264         uint32_t patt = 0xdeadbeef;
2265         struct io_mapping *fb;
2266         int i, v;
2267
2268         /* Map the framebuffer aperture */
2269         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2270                                   pci_resource_len(dev->pdev, 1));
2271         if (!fb)
2272                 return -ENOMEM;
2273
2274         /* Sequencer off */
2275         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) | 0x20);
2276
2277         if (bios_rd32(bios, NV04_PFB_BOOT_0) & NV04_PFB_BOOT_0_UMA_ENABLE)
2278                 goto out;
2279
2280         bios_md32(bios, NV04_PFB_DEBUG_0, NV04_PFB_DEBUG_0_REFRESH_OFF, 0);
2281
2282         /* If present load the hardcoded scrambling table */
2283         if (bios->legacy.mem_init_tbl_ptr) {
2284                 uint32_t *scramble_tab = (uint32_t *)&bios->data[
2285                         bios->legacy.mem_init_tbl_ptr + 0x10];
2286
2287                 for (i = 0; i < 8; i++)
2288                         bios_wr32(bios, NV04_PFB_SCRAMBLE(i),
2289                                   ROM32(scramble_tab[i]));
2290         }
2291
2292         /* Set memory type/width/length defaults depending on the straps */
2293         bios_md32(bios, NV04_PFB_BOOT_0, 0x3f, ramcfg[0]);
2294
2295         if (ramcfg[1] & 0x80)
2296                 bios_md32(bios, NV04_PFB_CFG0, 0, NV04_PFB_CFG0_SCRAMBLE);
2297
2298         bios_md32(bios, NV04_PFB_CFG1, 0x700001, (ramcfg[1] & 1) << 20);
2299         bios_md32(bios, NV04_PFB_CFG1, 0, 1);
2300
2301         /* Probe memory bus width */
2302         for (i = 0; i < 4; i++)
2303                 poke_fb(dev, fb, 4 * i, patt);
2304
2305         if (peek_fb(dev, fb, 0xc) != patt)
2306                 bios_md32(bios, NV04_PFB_BOOT_0,
2307                           NV04_PFB_BOOT_0_RAM_WIDTH_128, 0);
2308
2309         /* Probe memory length */
2310         v = bios_rd32(bios, NV04_PFB_BOOT_0) & NV04_PFB_BOOT_0_RAM_AMOUNT;
2311
2312         if (v == NV04_PFB_BOOT_0_RAM_AMOUNT_32MB &&
2313             (!read_back_fb(dev, fb, 0x1000000, ++patt) ||
2314              !read_back_fb(dev, fb, 0, ++patt)))
2315                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2316                           NV04_PFB_BOOT_0_RAM_AMOUNT_16MB);
2317
2318         if (v == NV04_PFB_BOOT_0_RAM_AMOUNT_16MB &&
2319             !read_back_fb(dev, fb, 0x800000, ++patt))
2320                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2321                           NV04_PFB_BOOT_0_RAM_AMOUNT_8MB);
2322
2323         if (!read_back_fb(dev, fb, 0x400000, ++patt))
2324                 bios_md32(bios, NV04_PFB_BOOT_0, NV04_PFB_BOOT_0_RAM_AMOUNT,
2325                           NV04_PFB_BOOT_0_RAM_AMOUNT_4MB);
2326
2327 out:
2328         /* Sequencer on */
2329         NVWriteVgaSeq(dev, 0, 1, NVReadVgaSeq(dev, 0, 1) & ~0x20);
2330
2331         io_mapping_free(fb);
2332         return 0;
2333 }
2334
2335 static int
2336 nv10_init_compute_mem(struct nvbios *bios)
2337 {
2338         struct drm_device *dev = bios->dev;
2339         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2340         const int mem_width[] = { 0x10, 0x00, 0x20 };
2341         const int mem_width_count = (dev_priv->chipset >= 0x17 ? 3 : 2);
2342         uint32_t patt = 0xdeadbeef;
2343         struct io_mapping *fb;
2344         int i, j, k;
2345
2346         /* Map the framebuffer aperture */
2347         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2348                                   pci_resource_len(dev->pdev, 1));
2349         if (!fb)
2350                 return -ENOMEM;
2351
2352         bios_wr32(bios, NV10_PFB_REFCTRL, NV10_PFB_REFCTRL_VALID_1);
2353
2354         /* Probe memory bus width */
2355         for (i = 0; i < mem_width_count; i++) {
2356                 bios_md32(bios, NV04_PFB_CFG0, 0x30, mem_width[i]);
2357
2358                 for (j = 0; j < 4; j++) {
2359                         for (k = 0; k < 4; k++)
2360                                 poke_fb(dev, fb, 0x1c, 0);
2361
2362                         poke_fb(dev, fb, 0x1c, patt);
2363                         poke_fb(dev, fb, 0x3c, 0);
2364
2365                         if (peek_fb(dev, fb, 0x1c) == patt)
2366                                 goto mem_width_found;
2367                 }
2368         }
2369
2370 mem_width_found:
2371         patt <<= 1;
2372
2373         /* Probe amount of installed memory */
2374         for (i = 0; i < 4; i++) {
2375                 int off = bios_rd32(bios, NV04_PFB_FIFO_DATA) - 0x100000;
2376
2377                 poke_fb(dev, fb, off, patt);
2378                 poke_fb(dev, fb, 0, 0);
2379
2380                 peek_fb(dev, fb, 0);
2381                 peek_fb(dev, fb, 0);
2382                 peek_fb(dev, fb, 0);
2383                 peek_fb(dev, fb, 0);
2384
2385                 if (peek_fb(dev, fb, off) == patt)
2386                         goto amount_found;
2387         }
2388
2389         /* IC missing - disable the upper half memory space. */
2390         bios_md32(bios, NV04_PFB_CFG0, 0x1000, 0);
2391
2392 amount_found:
2393         io_mapping_free(fb);
2394         return 0;
2395 }
2396
2397 static int
2398 nv20_init_compute_mem(struct nvbios *bios)
2399 {
2400         struct drm_device *dev = bios->dev;
2401         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2402         uint32_t mask = (dev_priv->chipset >= 0x25 ? 0x300 : 0x900);
2403         uint32_t amount, off;
2404         struct io_mapping *fb;
2405
2406         /* Map the framebuffer aperture */
2407         fb = io_mapping_create_wc(pci_resource_start(dev->pdev, 1),
2408                                   pci_resource_len(dev->pdev, 1));
2409         if (!fb)
2410                 return -ENOMEM;
2411
2412         bios_wr32(bios, NV10_PFB_REFCTRL, NV10_PFB_REFCTRL_VALID_1);
2413
2414         /* Allow full addressing */
2415         bios_md32(bios, NV04_PFB_CFG0, 0, mask);
2416
2417         amount = bios_rd32(bios, NV04_PFB_FIFO_DATA);
2418         for (off = amount; off > 0x2000000; off -= 0x2000000)
2419                 poke_fb(dev, fb, off - 4, off);
2420
2421         amount = bios_rd32(bios, NV04_PFB_FIFO_DATA);
2422         if (amount != peek_fb(dev, fb, amount - 4))
2423                 /* IC missing - disable the upper half memory space. */
2424                 bios_md32(bios, NV04_PFB_CFG0, mask, 0);
2425
2426         io_mapping_free(fb);
2427         return 0;
2428 }
2429
2430 static int
2431 init_compute_mem(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2432 {
2433         /*
2434          * INIT_COMPUTE_MEM   opcode: 0x63 ('c')
2435          *
2436          * offset      (8 bit): opcode
2437          *
2438          * This opcode is meant to set the PFB memory config registers
2439          * appropriately so that we can correctly calculate how much VRAM it
2440          * has (on nv10 and better chipsets the amount of installed VRAM is
2441          * subsequently reported in NV_PFB_CSTATUS (0x10020C)).
2442          *
2443          * The implementation of this opcode in general consists of several
2444          * parts:
2445          *
2446          * 1) Determination of memory type and density. Only necessary for
2447          *    really old chipsets, the memory type reported by the strap bits
2448          *    (0x101000) is assumed to be accurate on nv05 and newer.
2449          *
2450          * 2) Determination of the memory bus width. Usually done by a cunning
2451          *    combination of writes to offsets 0x1c and 0x3c in the fb, and
2452          *    seeing whether the written values are read back correctly.
2453          *
2454          *    Only necessary on nv0x-nv1x and nv34, on the other cards we can
2455          *    trust the straps.
2456          *
2457          * 3) Determination of how many of the card's RAM pads have ICs
2458          *    attached, usually done by a cunning combination of writes to an
2459          *    offset slightly less than the maximum memory reported by
2460          *    NV_PFB_CSTATUS, then seeing if the test pattern can be read back.
2461          *
2462          * This appears to be a NOP on IGPs and NV4x or newer chipsets, both io
2463          * logs of the VBIOS and kmmio traces of the binary driver POSTing the
2464          * card show nothing being done for this opcode. Why is it still listed
2465          * in the table?!
2466          */
2467
2468         /* no iexec->execute check by design */
2469
2470         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2471         int ret;
2472
2473         if (dev_priv->chipset >= 0x40 ||
2474             dev_priv->chipset == 0x1a ||
2475             dev_priv->chipset == 0x1f)
2476                 ret = 0;
2477         else if (dev_priv->chipset >= 0x20 &&
2478                  dev_priv->chipset != 0x34)
2479                 ret = nv20_init_compute_mem(bios);
2480         else if (dev_priv->chipset >= 0x10)
2481                 ret = nv10_init_compute_mem(bios);
2482         else if (dev_priv->chipset >= 0x5)
2483                 ret = nv05_init_compute_mem(bios);
2484         else
2485                 ret = nv04_init_compute_mem(bios);
2486
2487         if (ret)
2488                 return ret;
2489
2490         return 1;
2491 }
2492
2493 static int
2494 init_reset(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2495 {
2496         /*
2497          * INIT_RESET   opcode: 0x65 ('e')
2498          *
2499          * offset      (8  bit): opcode
2500          * offset + 1  (32 bit): register
2501          * offset + 5  (32 bit): value1
2502          * offset + 9  (32 bit): value2
2503          *
2504          * Assign "value1" to "register", then assign "value2" to "register"
2505          */
2506
2507         uint32_t reg = ROM32(bios->data[offset + 1]);
2508         uint32_t value1 = ROM32(bios->data[offset + 5]);
2509         uint32_t value2 = ROM32(bios->data[offset + 9]);
2510         uint32_t pci_nv_19, pci_nv_20;
2511
2512         /* no iexec->execute check by design */
2513
2514         pci_nv_19 = bios_rd32(bios, NV_PBUS_PCI_NV_19);
2515         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19 & ~0xf00);
2516
2517         bios_wr32(bios, reg, value1);
2518
2519         udelay(10);
2520
2521         bios_wr32(bios, reg, value2);
2522         bios_wr32(bios, NV_PBUS_PCI_NV_19, pci_nv_19);
2523
2524         pci_nv_20 = bios_rd32(bios, NV_PBUS_PCI_NV_20);
2525         pci_nv_20 &= ~NV_PBUS_PCI_NV_20_ROM_SHADOW_ENABLED;     /* 0xfffffffe */
2526         bios_wr32(bios, NV_PBUS_PCI_NV_20, pci_nv_20);
2527
2528         return 13;
2529 }
2530
2531 static int
2532 init_configure_mem(struct nvbios *bios, uint16_t offset,
2533                    struct init_exec *iexec)
2534 {
2535         /*
2536          * INIT_CONFIGURE_MEM   opcode: 0x66 ('f')
2537          *
2538          * offset      (8 bit): opcode
2539          *
2540          * Equivalent to INIT_DONE on bios version 3 or greater.
2541          * For early bios versions, sets up the memory registers, using values
2542          * taken from the memory init table
2543          */
2544
2545         /* no iexec->execute check by design */
2546
2547         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2548         uint16_t seqtbloffs = bios->legacy.sdr_seq_tbl_ptr, meminitdata = meminitoffs + 6;
2549         uint32_t reg, data;
2550
2551         if (bios->major_version > 2)
2552                 return 0;
2553
2554         bios_idxprt_wr(bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX, bios_idxprt_rd(
2555                        bios, NV_VIO_SRX, NV_VIO_SR_CLOCK_INDEX) | 0x20);
2556
2557         if (bios->data[meminitoffs] & 1)
2558                 seqtbloffs = bios->legacy.ddr_seq_tbl_ptr;
2559
2560         for (reg = ROM32(bios->data[seqtbloffs]);
2561              reg != 0xffffffff;
2562              reg = ROM32(bios->data[seqtbloffs += 4])) {
2563
2564                 switch (reg) {
2565                 case NV04_PFB_PRE:
2566                         data = NV04_PFB_PRE_CMD_PRECHARGE;
2567                         break;
2568                 case NV04_PFB_PAD:
2569                         data = NV04_PFB_PAD_CKE_NORMAL;
2570                         break;
2571                 case NV04_PFB_REF:
2572                         data = NV04_PFB_REF_CMD_REFRESH;
2573                         break;
2574                 default:
2575                         data = ROM32(bios->data[meminitdata]);
2576                         meminitdata += 4;
2577                         if (data == 0xffffffff)
2578                                 continue;
2579                 }
2580
2581                 bios_wr32(bios, reg, data);
2582         }
2583
2584         return 1;
2585 }
2586
2587 static int
2588 init_configure_clk(struct nvbios *bios, uint16_t offset,
2589                    struct init_exec *iexec)
2590 {
2591         /*
2592          * INIT_CONFIGURE_CLK   opcode: 0x67 ('g')
2593          *
2594          * offset      (8 bit): opcode
2595          *
2596          * Equivalent to INIT_DONE on bios version 3 or greater.
2597          * For early bios versions, sets up the NVClk and MClk PLLs, using
2598          * values taken from the memory init table
2599          */
2600
2601         /* no iexec->execute check by design */
2602
2603         uint16_t meminitoffs = bios->legacy.mem_init_tbl_ptr + MEM_INIT_SIZE * (bios_idxprt_rd(bios, NV_CIO_CRX__COLOR, NV_CIO_CRE_SCRATCH4__INDEX) >> 4);
2604         int clock;
2605
2606         if (bios->major_version > 2)
2607                 return 0;
2608
2609         clock = ROM16(bios->data[meminitoffs + 4]) * 10;
2610         setPLL(bios, NV_PRAMDAC_NVPLL_COEFF, clock);
2611
2612         clock = ROM16(bios->data[meminitoffs + 2]) * 10;
2613         if (bios->data[meminitoffs] & 1) /* DDR */
2614                 clock *= 2;
2615         setPLL(bios, NV_PRAMDAC_MPLL_COEFF, clock);
2616
2617         return 1;
2618 }
2619
2620 static int
2621 init_configure_preinit(struct nvbios *bios, uint16_t offset,
2622                        struct init_exec *iexec)
2623 {
2624         /*
2625          * INIT_CONFIGURE_PREINIT   opcode: 0x68 ('h')
2626          *
2627          * offset      (8 bit): opcode
2628          *
2629          * Equivalent to INIT_DONE on bios version 3 or greater.
2630          * For early bios versions, does early init, loading ram and crystal
2631          * configuration from straps into CR3C
2632          */
2633
2634         /* no iexec->execute check by design */
2635
2636         uint32_t straps = bios_rd32(bios, NV_PEXTDEV_BOOT_0);
2637         uint8_t cr3c = ((straps << 2) & 0xf0) | (straps & 0x40) >> 6;
2638
2639         if (bios->major_version > 2)
2640                 return 0;
2641
2642         bios_idxprt_wr(bios, NV_CIO_CRX__COLOR,
2643                              NV_CIO_CRE_SCRATCH4__INDEX, cr3c);
2644
2645         return 1;
2646 }
2647
2648 static int
2649 init_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2650 {
2651         /*
2652          * INIT_IO   opcode: 0x69 ('i')
2653          *
2654          * offset      (8  bit): opcode
2655          * offset + 1  (16 bit): CRTC port
2656          * offset + 3  (8  bit): mask
2657          * offset + 4  (8  bit): data
2658          *
2659          * Assign ((IOVAL("crtc port") & "mask") | "data") to "crtc port"
2660          */
2661
2662         struct drm_nouveau_private *dev_priv = bios->dev->dev_private;
2663         uint16_t crtcport = ROM16(bios->data[offset + 1]);
2664         uint8_t mask = bios->data[offset + 3];
2665         uint8_t data = bios->data[offset + 4];
2666
2667         if (!iexec->execute)
2668                 return 5;
2669
2670         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Mask: 0x%02X, Data: 0x%02X\n",
2671                 offset, crtcport, mask, data);
2672
2673         /*
2674          * I have no idea what this does, but NVIDIA do this magic sequence
2675          * in the places where this INIT_IO happens..
2676          */
2677         if (dev_priv->card_type >= NV_50 && crtcport == 0x3c3 && data == 1) {
2678                 int i;
2679
2680                 bios_wr32(bios, 0x614100, (bios_rd32(
2681                           bios, 0x614100) & 0x0fffffff) | 0x00800000);
2682
2683                 bios_wr32(bios, 0x00e18c, bios_rd32(
2684                           bios, 0x00e18c) | 0x00020000);
2685
2686                 bios_wr32(bios, 0x614900, (bios_rd32(
2687                           bios, 0x614900) & 0x0fffffff) | 0x00800000);
2688
2689                 bios_wr32(bios, 0x000200, bios_rd32(
2690                           bios, 0x000200) & ~0x40000000);
2691
2692                 mdelay(10);
2693
2694                 bios_wr32(bios, 0x00e18c, bios_rd32(
2695                           bios, 0x00e18c) & ~0x00020000);
2696
2697                 bios_wr32(bios, 0x000200, bios_rd32(
2698                           bios, 0x000200) | 0x40000000);
2699
2700                 bios_wr32(bios, 0x614100, 0x00800018);
2701                 bios_wr32(bios, 0x614900, 0x00800018);
2702
2703                 mdelay(10);
2704
2705                 bios_wr32(bios, 0x614100, 0x10000018);
2706                 bios_wr32(bios, 0x614900, 0x10000018);
2707
2708                 for (i = 0; i < 3; i++)
2709                         bios_wr32(bios, 0x614280 + (i*0x800), bios_rd32(
2710                                   bios, 0x614280 + (i*0x800)) & 0xf0f0f0f0);
2711
2712                 for (i = 0; i < 2; i++)
2713                         bios_wr32(bios, 0x614300 + (i*0x800), bios_rd32(
2714                                   bios, 0x614300 + (i*0x800)) & 0xfffff0f0);
2715
2716                 for (i = 0; i < 3; i++)
2717                         bios_wr32(bios, 0x614380 + (i*0x800), bios_rd32(
2718                                   bios, 0x614380 + (i*0x800)) & 0xfffff0f0);
2719
2720                 for (i = 0; i < 2; i++)
2721                         bios_wr32(bios, 0x614200 + (i*0x800), bios_rd32(
2722                                   bios, 0x614200 + (i*0x800)) & 0xfffffff0);
2723
2724                 for (i = 0; i < 2; i++)
2725                         bios_wr32(bios, 0x614108 + (i*0x800), bios_rd32(
2726                                   bios, 0x614108 + (i*0x800)) & 0x0fffffff);
2727                 return 5;
2728         }
2729
2730         bios_port_wr(bios, crtcport, (bios_port_rd(bios, crtcport) & mask) |
2731                                                                         data);
2732         return 5;
2733 }
2734
2735 static int
2736 init_sub(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2737 {
2738         /*
2739          * INIT_SUB   opcode: 0x6B ('k')
2740          *
2741          * offset      (8 bit): opcode
2742          * offset + 1  (8 bit): script number
2743          *
2744          * Execute script number "script number", as a subroutine
2745          */
2746
2747         uint8_t sub = bios->data[offset + 1];
2748
2749         if (!iexec->execute)
2750                 return 2;
2751
2752         BIOSLOG(bios, "0x%04X: Calling script %d\n", offset, sub);
2753
2754         parse_init_table(bios,
2755                          ROM16(bios->data[bios->init_script_tbls_ptr + sub * 2]),
2756                          iexec);
2757
2758         BIOSLOG(bios, "0x%04X: End of script %d\n", offset, sub);
2759
2760         return 2;
2761 }
2762
2763 static int
2764 init_ram_condition(struct nvbios *bios, uint16_t offset,
2765                    struct init_exec *iexec)
2766 {
2767         /*
2768          * INIT_RAM_CONDITION   opcode: 0x6D ('m')
2769          *
2770          * offset      (8 bit): opcode
2771          * offset + 1  (8 bit): mask
2772          * offset + 2  (8 bit): cmpval
2773          *
2774          * Test if (NV04_PFB_BOOT_0 & "mask") equals "cmpval".
2775          * If condition not met skip subsequent opcodes until condition is
2776          * inverted (INIT_NOT), or we hit INIT_RESUME
2777          */
2778
2779         uint8_t mask = bios->data[offset + 1];
2780         uint8_t cmpval = bios->data[offset + 2];
2781         uint8_t data;
2782
2783         if (!iexec->execute)
2784                 return 3;
2785
2786         data = bios_rd32(bios, NV04_PFB_BOOT_0) & mask;
2787
2788         BIOSLOG(bios, "0x%04X: Checking if 0x%08X equals 0x%08X\n",
2789                 offset, data, cmpval);
2790
2791         if (data == cmpval)
2792                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2793         else {
2794                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2795                 iexec->execute = false;
2796         }
2797
2798         return 3;
2799 }
2800
2801 static int
2802 init_nv_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2803 {
2804         /*
2805          * INIT_NV_REG   opcode: 0x6E ('n')
2806          *
2807          * offset      (8  bit): opcode
2808          * offset + 1  (32 bit): register
2809          * offset + 5  (32 bit): mask
2810          * offset + 9  (32 bit): data
2811          *
2812          * Assign ((REGVAL("register") & "mask") | "data") to "register"
2813          */
2814
2815         uint32_t reg = ROM32(bios->data[offset + 1]);
2816         uint32_t mask = ROM32(bios->data[offset + 5]);
2817         uint32_t data = ROM32(bios->data[offset + 9]);
2818
2819         if (!iexec->execute)
2820                 return 13;
2821
2822         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Mask: 0x%08X, Data: 0x%08X\n",
2823                 offset, reg, mask, data);
2824
2825         bios_wr32(bios, reg, (bios_rd32(bios, reg) & mask) | data);
2826
2827         return 13;
2828 }
2829
2830 static int
2831 init_macro(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2832 {
2833         /*
2834          * INIT_MACRO   opcode: 0x6F ('o')
2835          *
2836          * offset      (8 bit): opcode
2837          * offset + 1  (8 bit): macro number
2838          *
2839          * Look up macro index "macro number" in the macro index table.
2840          * The macro index table entry has 1 byte for the index in the macro
2841          * table, and 1 byte for the number of times to repeat the macro.
2842          * The macro table entry has 4 bytes for the register address and
2843          * 4 bytes for the value to write to that register
2844          */
2845
2846         uint8_t macro_index_tbl_idx = bios->data[offset + 1];
2847         uint16_t tmp = bios->macro_index_tbl_ptr + (macro_index_tbl_idx * MACRO_INDEX_SIZE);
2848         uint8_t macro_tbl_idx = bios->data[tmp];
2849         uint8_t count = bios->data[tmp + 1];
2850         uint32_t reg, data;
2851         int i;
2852
2853         if (!iexec->execute)
2854                 return 2;
2855
2856         BIOSLOG(bios, "0x%04X: Macro: 0x%02X, MacroTableIndex: 0x%02X, "
2857                       "Count: 0x%02X\n",
2858                 offset, macro_index_tbl_idx, macro_tbl_idx, count);
2859
2860         for (i = 0; i < count; i++) {
2861                 uint16_t macroentryptr = bios->macro_tbl_ptr + (macro_tbl_idx + i) * MACRO_SIZE;
2862
2863                 reg = ROM32(bios->data[macroentryptr]);
2864                 data = ROM32(bios->data[macroentryptr + 4]);
2865
2866                 bios_wr32(bios, reg, data);
2867         }
2868
2869         return 2;
2870 }
2871
2872 static int
2873 init_done(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2874 {
2875         /*
2876          * INIT_DONE   opcode: 0x71 ('q')
2877          *
2878          * offset      (8  bit): opcode
2879          *
2880          * End the current script
2881          */
2882
2883         /* mild retval abuse to stop parsing this table */
2884         return 0;
2885 }
2886
2887 static int
2888 init_resume(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2889 {
2890         /*
2891          * INIT_RESUME   opcode: 0x72 ('r')
2892          *
2893          * offset      (8  bit): opcode
2894          *
2895          * End the current execute / no-execute condition
2896          */
2897
2898         if (iexec->execute)
2899                 return 1;
2900
2901         iexec->execute = true;
2902         BIOSLOG(bios, "0x%04X: ---- Executing following commands ----\n", offset);
2903
2904         return 1;
2905 }
2906
2907 static int
2908 init_time(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2909 {
2910         /*
2911          * INIT_TIME   opcode: 0x74 ('t')
2912          *
2913          * offset      (8  bit): opcode
2914          * offset + 1  (16 bit): time
2915          *
2916          * Sleep for "time" microseconds.
2917          */
2918
2919         unsigned time = ROM16(bios->data[offset + 1]);
2920
2921         if (!iexec->execute)
2922                 return 3;
2923
2924         BIOSLOG(bios, "0x%04X: Sleeping for 0x%04X microseconds\n",
2925                 offset, time);
2926
2927         if (time < 1000)
2928                 udelay(time);
2929         else
2930                 mdelay((time + 900) / 1000);
2931
2932         return 3;
2933 }
2934
2935 static int
2936 init_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2937 {
2938         /*
2939          * INIT_CONDITION   opcode: 0x75 ('u')
2940          *
2941          * offset      (8 bit): opcode
2942          * offset + 1  (8 bit): condition number
2943          *
2944          * Check condition "condition number" in the condition table.
2945          * If condition not met skip subsequent opcodes until condition is
2946          * inverted (INIT_NOT), or we hit INIT_RESUME
2947          */
2948
2949         uint8_t cond = bios->data[offset + 1];
2950
2951         if (!iexec->execute)
2952                 return 2;
2953
2954         BIOSLOG(bios, "0x%04X: Condition: 0x%02X\n", offset, cond);
2955
2956         if (bios_condition_met(bios, offset, cond))
2957                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2958         else {
2959                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2960                 iexec->execute = false;
2961         }
2962
2963         return 2;
2964 }
2965
2966 static int
2967 init_io_condition(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2968 {
2969         /*
2970          * INIT_IO_CONDITION  opcode: 0x76
2971          *
2972          * offset      (8 bit): opcode
2973          * offset + 1  (8 bit): condition number
2974          *
2975          * Check condition "condition number" in the io condition table.
2976          * If condition not met skip subsequent opcodes until condition is
2977          * inverted (INIT_NOT), or we hit INIT_RESUME
2978          */
2979
2980         uint8_t cond = bios->data[offset + 1];
2981
2982         if (!iexec->execute)
2983                 return 2;
2984
2985         BIOSLOG(bios, "0x%04X: IO condition: 0x%02X\n", offset, cond);
2986
2987         if (io_condition_met(bios, offset, cond))
2988                 BIOSLOG(bios, "0x%04X: Condition fulfilled -- continuing to execute\n", offset);
2989         else {
2990                 BIOSLOG(bios, "0x%04X: Condition not fulfilled -- skipping following commands\n", offset);
2991                 iexec->execute = false;
2992         }
2993
2994         return 2;
2995 }
2996
2997 static int
2998 init_index_io(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
2999 {
3000         /*
3001          * INIT_INDEX_IO   opcode: 0x78 ('x')
3002          *
3003          * offset      (8  bit): opcode
3004          * offset + 1  (16 bit): CRTC port
3005          * offset + 3  (8  bit): CRTC index
3006          * offset + 4  (8  bit): mask
3007          * offset + 5  (8  bit): data
3008          *
3009          * Read value at index "CRTC index" on "CRTC port", AND with "mask",
3010          * OR with "data", write-back
3011          */
3012
3013         uint16_t crtcport = ROM16(bios->data[offset + 1]);
3014         uint8_t crtcindex = bios->data[offset + 3];
3015         uint8_t mask = bios->data[offset + 4];
3016         uint8_t data = bios->data[offset + 5];
3017         uint8_t value;
3018
3019         if (!iexec->execute)
3020                 return 6;
3021
3022         BIOSLOG(bios, "0x%04X: Port: 0x%04X, Index: 0x%02X, Mask: 0x%02X, "
3023                       "Data: 0x%02X\n",
3024                 offset, crtcport, crtcindex, mask, data);
3025
3026         value = (bios_idxprt_rd(bios, crtcport, crtcindex) & mask) | data;
3027         bios_idxprt_wr(bios, crtcport, crtcindex, value);
3028
3029         return 6;
3030 }
3031
3032 static int
3033 init_pll(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3034 {
3035         /*
3036          * INIT_PLL   opcode: 0x79 ('y')
3037          *
3038          * offset      (8  bit): opcode
3039          * offset + 1  (32 bit): register
3040          * offset + 5  (16 bit): freq
3041          *
3042          * Set PLL register "register" to coefficients for frequency (10kHz)
3043          * "freq"
3044          */
3045
3046         uint32_t reg = ROM32(bios->data[offset + 1]);
3047         uint16_t freq = ROM16(bios->data[offset + 5]);
3048
3049         if (!iexec->execute)
3050                 return 7;
3051
3052         BIOSLOG(bios, "0x%04X: Reg: 0x%08X, Freq: %d0kHz\n", offset, reg, freq);
3053
3054         setPLL(bios, reg, freq * 10);
3055
3056         return 7;
3057 }
3058
3059 static int
3060 init_zm_reg(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3061 {
3062         /*
3063          * INIT_ZM_REG   opcode: 0x7A ('z')
3064          *
3065          * offset      (8  bit): opcode
3066          * offset + 1  (32 bit): register
3067          * offset + 5  (32 bit): value
3068          *
3069          * Assign "value" to "register"
3070          */
3071
3072         uint32_t reg = ROM32(bios->data[offset + 1]);
3073         uint32_t value = ROM32(bios->data[offset + 5]);
3074
3075         if (!iexec->execute)
3076                 return 9;
3077
3078         if (reg == 0x000200)
3079                 value |= 1;
3080
3081         bios_wr32(bios, reg, value);
3082
3083         return 9;
3084 }
3085
3086 static int
3087 init_ram_restrict_pll(struct nvbios *bios, uint16_t offset,
3088                       struct init_exec *iexec)
3089 {
3090         /*
3091          * INIT_RAM_RESTRICT_PLL   opcode: 0x87 ('')
3092          *
3093          * offset      (8 bit): opcode
3094          * offset + 1  (8 bit): PLL type
3095          * offset + 2 (32 bit): frequency 0
3096          *
3097          * Uses the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
3098          * ram_restrict_table_ptr.  The value read from there is used to select
3099          * a frequency from the table starting at 'frequency 0' to be
3100          * programmed into the PLL corresponding to 'type'.
3101          *
3102          * The PLL limits table on cards using this opcode has a mapping of
3103          * 'type' to the relevant registers.
3104          */
3105
3106         struct drm_device *dev = bios->dev;
3107         uint32_t strap = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) & 0x0000003c) >> 2;
3108         uint8_t index = bios->data[bios->ram_restrict_tbl_ptr + strap];
3109         uint8_t type = bios->data[offset + 1];
3110         uint32_t freq = ROM32(bios->data[offset + 2 + (index * 4)]);
3111         uint8_t *pll_limits = &bios->data[bios->pll_limit_tbl_ptr], *entry;
3112         int len = 2 + bios->ram_restrict_group_count * 4;
3113         int i;
3114
3115         if (!iexec->execute)
3116                 return len;
3117
3118         if (!bios->pll_limit_tbl_ptr || (pll_limits[0] & 0xf0) != 0x30) {
3119                 NV_ERROR(dev, "PLL limits table not version 3.x\n");
3120                 return len; /* deliberate, allow default clocks to remain */
3121         }
3122
3123         entry = pll_limits + pll_limits[1];
3124         for (i = 0; i < pll_limits[3]; i++, entry += pll_limits[2]) {
3125                 if (entry[0] == type) {
3126                         uint32_t reg = ROM32(entry[3]);
3127
3128                         BIOSLOG(bios, "0x%04X: "
3129                                       "Type %02x Reg 0x%08x Freq %dKHz\n",
3130                                 offset, type, reg, freq);
3131
3132                         setPLL(bios, reg, freq);
3133                         return len;
3134                 }
3135         }
3136
3137         NV_ERROR(dev, "PLL type 0x%02x not found in PLL limits table", type);
3138         return len;
3139 }
3140
3141 static int
3142 init_8c(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3143 {
3144         /*
3145          * INIT_8C   opcode: 0x8C ('')
3146          *
3147          * NOP so far....
3148          *
3149          */
3150
3151         return 1;
3152 }
3153
3154 static int
3155 init_8d(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3156 {
3157         /*
3158          * INIT_8D   opcode: 0x8D ('')
3159          *
3160          * NOP so far....
3161          *
3162          */
3163
3164         return 1;
3165 }
3166
3167 static int
3168 init_gpio(struct nvbios *bios, uint16_t offset, struct init_exec *iexec)
3169 {
3170         /*
3171          * INIT_GPIO   opcode: 0x8E ('')
3172          *
3173          * offset      (8 bit): opcode
3174          *
3175          * Loop over all entries in the DCB GPIO table, and initialise
3176          * each GPIO according to various values listed in each entry
3177          */
3178
3179         if (iexec->execute && bios->execute)
3180                 nouveau_gpio_reset(bios->dev);
3181
3182         return 1;
3183 }
3184
3185 static int
3186 init_ram_restrict_zm_reg_group(struct nvbios *bios, uint16_t offset,
3187                                struct init_exec *iexec)
3188 {
3189         /*
3190          * INIT_RAM_RESTRICT_ZM_REG_GROUP   opcode: 0x8F ('')
3191          *
3192          * offset      (8  bit): opcode
3193          * offset + 1  (32 bit): reg
3194          * offset + 5  (8  bit): regincrement
3195          * offset + 6  (8  bit): count
3196          * offset + 7  (32 bit): value 1,1
3197          * ...
3198          *
3199          * Use the RAMCFG strap of PEXTDEV_BOOT as an index into the table at
3200          * ram_restrict_table_ptr. The value read from here is 'n', and
3201          * "value 1,n" gets written to "reg". This repeats "count" times and on
3202          * each iteration 'm', "reg" increases by "regincrement" and
3203          * "value m,n" is used. The extent of n is limited by a number read
3204          * from the 'M' BIT table, herein called "blocklen"
3205          */
3206
3207         uint32_t reg = ROM32(bios->data[offset + 1]);
3208         uint8_t regincrement = bios->data[offset + 5];
3209         uint8_t count = bios->data[offset + 6];
3210         uint32_t strap_ramcfg, data;
3211         /* previously set by 'M' BIT table */
3212         uint16_t blocklen = bios->ram_restrict_group_count * 4;
3213         int len = 7 + count * blocklen;
3214         uint8_t index;
3215         int i;
3216
3217         /* critical! to know the length of the opcode */;
3218         if (!blocklen) {
3219                 NV_ERROR(bios->dev,
3220                          "0x%04X: Zero block length - has the M table "
3221                          "been parsed?\n", offset);
3222                 return -EINVAL;
3223         }
3224
3225         if (!iexec->execute)
3226                 return len;
3227
3228         strap_ramcfg = (bios_rd32(bios, NV_PEXTDEV_BOOT_0) >> 2) & 0xf;
3229         index = bios->data[bios->ram_restrict_tbl_ptr + strap_ramcfg];